司其東 郭順生

武漢理工大學(xué)（430070）

基于MSP430電力參數(shù)監(jiān)測(cè)的設(shè)計(jì)與實(shí)現(xiàn)

司其東 郭順生

武漢理工大學(xué)（430070）

設(shè)計(jì)了一種電力系統(tǒng)參數(shù)測(cè)試儀，以CPLD與MSP430單片機(jī)為核心，實(shí)現(xiàn)了對(duì)電網(wǎng)關(guān)鍵性參數(shù)進(jìn)行多通道測(cè)量的軟件和硬件系統(tǒng)設(shè)計(jì)，為電力系統(tǒng)參數(shù)的準(zhǔn)確檢測(cè)提供了重要保障。

CPLD；MSP430；頻率測(cè)量；相位測(cè)量

0 引言

電網(wǎng)常見的污染如電壓的上凸和下凸、諧波、三相不平衡等[1]是影響電能質(zhì)量的重要因素，不對(duì)它們加以控制會(huì)造成嚴(yán)重的經(jīng)濟(jì)損失。所以有必要設(shè)計(jì)一套高效的監(jiān)控測(cè)量裝置，實(shí)現(xiàn)對(duì)電能質(zhì)量全面、長(zhǎng)期的跟蹤。本設(shè)計(jì)以CPLD和MSP430單片機(jī)為核心，設(shè)計(jì)了一種電網(wǎng)關(guān)鍵性參數(shù)，包括各相幅度、頻率和相位差的六路通道測(cè)量?jī)x器。儀器對(duì)電力系統(tǒng)的調(diào)控管理具有重要意義。

1 系統(tǒng)總體方案設(shè)計(jì)

1.1 系統(tǒng)的總體結(jié)構(gòu)

電力參數(shù)測(cè)量?jī)x具體工作流程為:三相電源的各相電流、電壓分別經(jīng)過(guò)電流和電壓變換器后，全部轉(zhuǎn)換為電壓信號(hào)，并且電壓信號(hào)的幅度在10V以內(nèi)。然后這些信號(hào)分別進(jìn)入線性整流電路和波形轉(zhuǎn)換電路。

線性整流電路的主體為TL082運(yùn)放，該電路將原始正弦信號(hào)轉(zhuǎn)換為直流電壓信號(hào)，再通過(guò)MSP430的ADC通道得出直流電壓信號(hào)的幅度，推算出原始信號(hào)的幅度有效值。由LF356運(yùn)放為主要構(gòu)件的波形轉(zhuǎn)換電路是將原始信號(hào)轉(zhuǎn)換成與原始信號(hào)過(guò)零點(diǎn)相同且符合LVTTL電平標(biāo)準(zhǔn)的方波信號(hào)，CPLD中的計(jì)數(shù)器通過(guò)對(duì)該方波信號(hào)進(jìn)行計(jì)數(shù)就可以得到輸入信號(hào)頻率的計(jì)數(shù)值，同時(shí)對(duì)比兩路信號(hào)波形的上升得到這兩路信號(hào)的相位差。這些數(shù)據(jù)將由單片機(jī)周期性地讀取。

1.2 系統(tǒng)軟件程序框架

圖1 系統(tǒng)軟件總體程序流程圖

系統(tǒng)的總體程序流程圖如圖1所示。系統(tǒng)進(jìn)行初始化后等待按鍵按下，接收命令。初次啟動(dòng)時(shí)會(huì)要求對(duì)時(shí)間進(jìn)行設(shè)置，因?yàn)橄到y(tǒng)所有測(cè)量數(shù)據(jù)都必須有對(duì)應(yīng)的時(shí)間參數(shù)，否則數(shù)據(jù)將不能反映出電網(wǎng)的運(yùn)行情況。完成按鍵解析后，MSP430單片機(jī)使CPLD開始對(duì)輸入信號(hào)測(cè)量頻率和相位差，同時(shí)MSP430單片機(jī)開啟ADC通道,測(cè)量輸入信號(hào)幅度。

2 系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)

2.1 幅度測(cè)量的設(shè)計(jì)

本設(shè)計(jì)對(duì)于幅度測(cè)量A/D電路使用的是MSP430F169單片機(jī)里的A/D模塊。本系統(tǒng)設(shè)計(jì)的要求是處理六路輸入信號(hào)的模數(shù)轉(zhuǎn)換，使用MSP430單片機(jī)本身的A/D功能模塊，不僅進(jìn)一步縮小系統(tǒng)的面積，同時(shí)充分利用了MSP430F169單片機(jī)自身的資源，使用單片機(jī)8個(gè)A/D通道中的6個(gè),發(fā)揮出了MSP430單片機(jī)在本系統(tǒng)中相對(duì)其他型號(hào)單片機(jī)的優(yōu)勢(shì)[2]。

2.2 CPLD邏輯單元設(shè)計(jì)

2.2.1 頻率測(cè)量的設(shè)計(jì)與實(shí)現(xiàn)

圖2 頻率測(cè)量示意圖

分頻器對(duì)被測(cè)信號(hào)進(jìn)行分頻，得到的門控信號(hào)控制計(jì)數(shù)器進(jìn)行計(jì)數(shù)，使得計(jì)數(shù)器以被測(cè)信號(hào)的周期時(shí)間長(zhǎng)度進(jìn)行計(jì)數(shù)。因?yàn)榉诸l器具有自鎖功能，所以當(dāng)完成一次分頻后它將停止工作，這也使得它給計(jì)數(shù)器發(fā)出的門控信號(hào)只有一次，保證當(dāng)計(jì)數(shù)完成后計(jì)數(shù)器里的數(shù)據(jù)將保持不變，等待單片機(jī)取走數(shù)據(jù)。因?yàn)橛?jì)數(shù)的時(shí)間為被測(cè)信號(hào)的一個(gè)周期，考慮到分頻器需要等待被測(cè)信號(hào)的上升沿進(jìn)行分頻，本系統(tǒng)中計(jì)數(shù)器計(jì)數(shù)時(shí)間最長(zhǎng)為2個(gè)被測(cè)信號(hào)周

期時(shí)間，而本設(shè)計(jì)的信號(hào)測(cè)量最低頻率為40Hz，所以計(jì)數(shù)器完成計(jì)數(shù)最長(zhǎng)需要50ms，遠(yuǎn)小于單片機(jī)兩次讀數(shù)時(shí)間。同時(shí)設(shè)計(jì)的計(jì)數(shù)器為16位，在2 MHz計(jì)數(shù)脈沖下，最低可以測(cè)量到的頻率為2000 000Hz/65536=30.5Hz，滿足系統(tǒng)設(shè)計(jì)要求。

2.2.2 相位測(cè)量的設(shè)計(jì)與實(shí)現(xiàn)

對(duì)于6路輸入信號(hào),要測(cè)量的相位差有6個(gè)，分別記輸入的6路信號(hào)名稱為Ua、Ub、Uc、Ia、Ib、Ic、則要測(cè)量的相位差為Ua與Ub、Ua與Uc、Ub與Uc、Ua與Ia、Ub與Ib、Uc與Ic。

圖3 6路輸入信號(hào)的相位關(guān)系示意圖

當(dāng)Ub上升沿到來(lái)時(shí)，計(jì)數(shù)器的計(jì)數(shù)值就會(huì)鎖存起來(lái)，這樣鎖存器里的數(shù)據(jù)就是Ua上升沿到Ub上升沿之間的計(jì)數(shù)值，也就是它們兩者上升沿的時(shí)間差，再根據(jù)信號(hào)的頻率就可以得到它們的相位差。

2.2.3 CPLD與MSP430單片機(jī)通信模塊

本設(shè)計(jì)中的CPLD有6個(gè)計(jì)數(shù)器，并以這6個(gè)計(jì)數(shù)器為基礎(chǔ)測(cè)量9個(gè)相位差，因此實(shí)際需要15個(gè)16位的寄存器。因?yàn)樾枰袚Q計(jì)數(shù)脈沖，所以計(jì)數(shù)脈沖的信息需要告訴單片機(jī)，使單片機(jī)選用合適的計(jì)算公式。計(jì)數(shù)脈沖的選擇有3個(gè)，因此有3個(gè)編碼。對(duì)于MSP430單片機(jī)而言，IO組輸入寄存器都是8位的，因此CPLD的寄存器數(shù)據(jù)都以8位數(shù)據(jù)寬度進(jìn)行傳輸。即頻率和相位差的數(shù)據(jù)共有30個(gè)8位寄存器，再加上計(jì)數(shù)脈沖編碼的1個(gè)8位寄存器，總共31個(gè)寄存器。對(duì)這些寄存器進(jìn)行地址編碼，可以知道使用5根地址線就可以使得MSP430單片機(jī)讀取到CPLD中所有的數(shù)據(jù)。

如圖4所示，MSP430對(duì)CPLD的控制是通過(guò)一根控制信號(hào)線。當(dāng)單片機(jī)通過(guò)這條信號(hào)線發(fā)出高電平給CPLD時(shí)，CPLD進(jìn)行測(cè)量，由于測(cè)量時(shí)間遠(yuǎn)小于單片機(jī)讀取周期，當(dāng)單片機(jī)讀取數(shù)據(jù)時(shí)所有測(cè)量結(jié)果已經(jīng)得到。讀完數(shù)據(jù)后單片機(jī)會(huì)發(fā)出低電平，使CPLD清零，除了計(jì)數(shù)脈沖編碼的信息以外所有的數(shù)據(jù)將被清零。清零等待一段時(shí)間后，單片機(jī)再次發(fā)出高電平。通過(guò)這根控制信號(hào)線，實(shí)現(xiàn)MSP430單片機(jī)對(duì)于CPLD的控制[3]。

圖4 CPLD與單片機(jī)通信結(jié)構(gòu)

3 總結(jié)

本設(shè)計(jì)采用了CPLD以及MSP430F169單片機(jī)進(jìn)行系統(tǒng)設(shè)計(jì)。利用CPLD的可編程邏輯器件的特點(diǎn)，大大簡(jiǎn)化了過(guò)去用獨(dú)立芯片搭建的數(shù)字電路。使用MSP430單片機(jī)的多通道ADC可以有效簡(jiǎn)化模數(shù)轉(zhuǎn)換電路。結(jié)合CPLD和MSP430可以完成6路輸入信號(hào)的頻率相位和幅度的測(cè)量。

本系統(tǒng)還存在不足之處，有待改進(jìn)，主要表現(xiàn)在以下方面:

1）由于原始信號(hào)輸入需要經(jīng)過(guò)各種調(diào)理電路，這些電路的原器件會(huì)引入測(cè)量誤差,加入誤差表，這樣才能真正做到測(cè)量結(jié)果與實(shí)際相同。

2）由于測(cè)量電壓的幅度和相位的輸入源相同，所以測(cè)量相位的輸入信號(hào)也是經(jīng)過(guò)互感器后的信號(hào)。由于互感器的比例關(guān)系，在輸入信號(hào)微弱時(shí)，輸入到波形轉(zhuǎn)換電路中的信號(hào)幅度很小，這將導(dǎo)致在此時(shí)測(cè)量的電壓相位不夠準(zhǔn)確。

[1]牛博,王建華,宋政湘,等.基于現(xiàn)場(chǎng)可編程門陣列的電能質(zhì)量檢測(cè)系統(tǒng)設(shè)計(jì)[J].電力自動(dòng)化設(shè)備,2007,27(4):91-94.

[2]高秀英.淺談電能質(zhì)量與改善措施[J].應(yīng)用能源技術(shù),2010 (04):41-45.

[3]Awad,M.S.Reviewpowerqualityissues[J].ModernApplied Science.2012,6(2):52-59.

[4]葛小燕,李朋,拜國(guó)棟.FPGA技術(shù)在電力系統(tǒng)電能質(zhì)量監(jiān)測(cè)中的研究應(yīng)用[J].科技綜述,2008,36(3):36-40.