濮亞男 曾 云 趙豫斌 李懷申 吳文歡 陳少佳

1（湖南大學(xué) 物理與微電子科學(xué)學(xué)院 長沙 410082）

2（東莞中子科學(xué)中心 東莞 523808）

3（中國科學(xué)院高能物理研究所 北京 100049）

閃爍體中子探測器讀出ASIC-MaPMT_v10性能測試的設(shè)計與實現(xiàn)

濮亞男1曾 云1趙豫斌2,3李懷申3吳文歡3陳少佳2,3

1（湖南大學(xué) 物理與微電子科學(xué)學(xué)院 長沙 410082）

2（東莞中子科學(xué)中心 東莞 523808）

3（中國科學(xué)院高能物理研究所 北京 100049）

中國散裂中子源(China Spallation Neutron Source, CSNS)工程通用粉末衍射譜儀(General Purpose Powder Diffractometer, GPPD)使用二維位置靈敏型閃爍體中子探測器(Position-sensitive Scintillation Neutron Detector, SSND)來獲取中子擊中位置和時間信息。MaPMT_v10是由中國科學(xué)院高能物理研究所電子學(xué)組專門為閃爍體探測器前端電子學(xué)讀出研發(fā)的一款專用集成電路(Application-specific Integrated Circuit, ASIC)。為了使該芯片更快地應(yīng)用于CSNS工程項目中，設(shè)計了針對該芯片的測試電路板。該電路板既能在電子學(xué)實驗室對MaPMT_v10進行各項性能測試，又能直接連接光電倍增管，與探測器組進行聯(lián)合調(diào)試。本文介紹了MaPMT_v10的測試電路板，并給出了該芯片積分非線性(Integral nonlinearity, INL)、噪聲等測試的方法和結(jié)論。利用本文搭建的測試平臺，得到了MaPMT_v10可靠的性能測試結(jié)果，該芯片正常穩(wěn)定和運行可靠。

閃爍體中子探測器，核電子學(xué)，專用集成電路，積分非線性

中國散裂中子源(China Spallation Neutron Source, CSNS)工程通用粉末衍射譜儀(General Purpose Powder Diffractometer, GPPD)使用位置靈敏型閃爍體中子探測器(Position-sensitive Scintillation Neutron Detector, SSND)[1]。它由閃爍體、波移光纖和光電倍增管組成。閃爍體探測器輸出光信號經(jīng)波移光纖吸收重發(fā)射后被H8500多陽極光電倍增管(Multi-anode Photo Multiplier Tubes, MaPMT)陰極收集，陽極輸出電信號[2]。譜儀實驗要求前端電子學(xué)能夠有效地甄別出中子信號，并能夠有效地排除γ信號、空間本底信號、光電倍增管熱噪聲、電子學(xué)噪聲等的干擾，從而實現(xiàn)較高的探測效率[3]。MaPMT輸出中子信號的包絡(luò)是極性為負的指數(shù)型信號，寬度在2 μs之內(nèi)，是由寬度約10 ns的“離散”脈沖組成，且80%的能量集中在前400?500 ns，如圖1(a)中曲線1所示；γ信號脈沖寬度與中子信號單個離散脈沖寬度相當(dāng)，電荷量比中子信號小得多，如圖1(b)中曲線1所示，通過電荷積分的方法可以有效區(qū)分二者。MaPMT_v10是由中國科學(xué)院高能物理研究所電子學(xué)組專門為閃爍體探測器前端電子學(xué)讀出研發(fā)的一款專用集成電路(ASIC)。本文介紹了專門為該芯片設(shè)計的測試板，并分別在電子學(xué)實驗室和探測器實驗室對該ASIC進行各項性能測試。

1 MaPMT_v10原理簡介

MaPMT_v10采用了電荷靈敏前置放大器，通過設(shè)定電荷閾值的方法實現(xiàn)鑒別中子信號與γ信號的功能。該芯片共有16路信號處理通道。對于每一個通道，信號首先通過電荷靈敏前置放大器對電荷信號進行放大并轉(zhuǎn)換為電壓信號，濾波成型后，再輸入到甄別器和預(yù)設(shè)閾值進行比較，比較輸出的數(shù)字結(jié)果再通過單穩(wěn)態(tài)電路后輸出固定脈寬的數(shù)字信號[4]。圖2為芯片單通道結(jié)構(gòu)示意圖。

圖1 中子(a)、γ (b)信號Fig.1 Neutron (a) and gamma (b) signal.

圖2 芯片單通道結(jié)構(gòu)示意圖Fig.2 Schematic diagram of a single channel.

2 測試板電路設(shè)計

2.1 測試板整體設(shè)計方案

測試板主要包括光電倍增管輸入模塊、ASIC及輔助電路、FPGA (Field Programmable Gate Array)及USB接口電路等。在線模式下，MaPMT輸出的電信號作為電子學(xué)系統(tǒng)的輸入信號，通過連接器SAMTEC_SQT-118-01-L-D與測試板連接?？潭饶Ｊ较?，由波形發(fā)生器產(chǎn)生上升沿和下降沿2.5 ns的脈沖信號，經(jīng)過測試板上的刻度電容轉(zhuǎn)換為電荷信號作為實驗室模擬輸入信號，該輸入信號為理想的電流脈沖信號。電荷量的計算公式Q=C·U。式中，C為刻度電容；U為波形發(fā)生器產(chǎn)生的脈沖幅度；100 mV輸入電壓對應(yīng)0.4 pC電荷量。每一路輸入信號送入MaPMT_v10對應(yīng)的信號處理通道，經(jīng)放大、成形、甄別后直接以3.3 V的LVDS (Low Voltage Differential Signaling)數(shù)字電平形式并行輸出給FPGA。數(shù)據(jù)經(jīng)FPGA處理后以特定的數(shù)據(jù)格式通過USB傳送給上位機。圖3為測試板結(jié)構(gòu)示意圖。

圖3 測試板結(jié)構(gòu)示意圖Fig.3 Schematic diagram of test circuit.

2.2 ASIC及輔助電路

每片ASIC集成16路數(shù)據(jù)處理通道，測試板上共4片ASIC處理光電倍增管輸出的64路信號。測試板設(shè)計有便于ASIC性能測試的輔助電路，可以將實驗室模擬信號送入指定通道，并將ASIC內(nèi)部各個關(guān)鍵節(jié)點的信號波形及最終的單穩(wěn)態(tài)輸出波形引出到示波器觀察；可設(shè)置電荷靈敏前置放大級及成形電路的時間常數(shù)、靜態(tài)工作點；可調(diào)節(jié)ASIC內(nèi)部16個通道統(tǒng)一的全局閾值，參考電流產(chǎn)生電路的溫漂等。

2.3 FPGA電路

測試板所用FPGA是Xilinx公司生產(chǎn)的Spartan6系列XC6SLX75T。FPGA控制產(chǎn)生ASIC內(nèi)部DAC (Digital to Analog Converter)閾值并處理ASIC輸出數(shù)據(jù)。

設(shè)置合理的閾值，可以卡掉γ信號、光電倍增管熱噪聲、電子學(xué)噪聲等造成的誤觸發(fā)。由于光電倍增管增益的不一致性，要求每個電子學(xué)通道的閾值均單獨可調(diào)。閾值分為全局閾值和各通道微調(diào)閾值。通過調(diào)節(jié)外部分立元件得到16通道統(tǒng)一的全局閾值，然后再分別調(diào)節(jié)各通道的DAC得到各個通道的局部微調(diào)閾值。單通道DAC的微調(diào)由5 bit的數(shù)據(jù)鎖存單元實現(xiàn)。首先復(fù)位移位寄存器，然后依次串行輸入80 bit數(shù)據(jù)到移位寄存器，完成后load信號置位即將數(shù)據(jù)加載到鎖存器中。Dataout信號可以用來判斷加載信號是否正確。圖4為FPGA控制內(nèi)部DAC閾值時序圖。

圖4 FPGA控制DAC閾值時序圖Fig.4 Timing diagram of loading DAC threshold controlled by FPGA.

ASIC輸出的數(shù)字信號由FPGA進行打包并存儲，最終由光纖送入下一級采集板。當(dāng)FPGA收到上位機復(fù)位指令后進行全局復(fù)位。當(dāng)FPGA收到上位機取數(shù)指令后，將每一次觸發(fā)的結(jié)果整理成數(shù)據(jù)包，通過一個64進16出的FIFO輸出到USB接口。每一個數(shù)據(jù)包包含頭標(biāo)識信息、中子擊中的光纖位置信息、擊中時間信息及尾標(biāo)識信息。

2.4 USB接口電路

為了實時觀測并存儲中子擊中位置和時間信息，在調(diào)試過程中，測試板采用USB接口與PC機進行通訊。USB管理芯片采用Cypress公司的CY7C68013A，傳輸接口模塊符合通用串行總線USB2.0規(guī)范，下位機接口的雙向數(shù)據(jù)總線設(shè)置為16位，讀出時鐘頻率為40 MHz。

3 MaPMT_v10的測試

中子和γ信號處于不同的能譜范圍，中子信號的動態(tài)范圍為2?15 pC，最可幾值為8 pC。γ信號動態(tài)范圍小于1 pC，因此，通過設(shè)置ASIC芯片的甄別器預(yù)設(shè)閾值來甄別區(qū)分中子和γ信號。探測器輸出信號輸入到MaPMT_v10相應(yīng)通道后，首先通過電荷靈敏前置放大級轉(zhuǎn)換為相應(yīng)幅度的電壓信號；然后通過成形電路，去除長尾；成型后的信號直接和甄別器的預(yù)設(shè)閾值進行比較，比較輸出的結(jié)果以3.3 V的LVDS電平形式輸出，甄別器輸出信號的脈寬可以通過調(diào)節(jié)ASIC的VREF_MONO管腳電壓設(shè)置，典型值為400 ns。圖5為8 pC的脈沖測試信號通過MaPMT_v10各級的輸出波形。波形產(chǎn)生器產(chǎn)生幅度為500 mV、頻率為1 kHz的方波信號，經(jīng)過4 pF的電容后產(chǎn)生8 pC的負電荷脈沖信號輸入到芯片；通過電荷靈敏前置放大級后的信號上升沿約為30 ns、峰值約為800 mV；信號通過成形電路，成形后輸出信號的達峰時間約為160 ns；甄別器輸出信號脈寬為400 ns。

3.1 線性測試

在能譜測量系統(tǒng)中，探測器輸出電荷Q與射線能量成正比。要得到精確射線能量信息就要求放大-成形電路輸出信號幅度Vm正比于探測器的輸出電荷Q[5]。探測器對ASIC的技術(shù)指標(biāo)中，要求成形幅度積分非線性(Integral nonlinearity, INL)小于3%。芯片線性度測試方法：測量輸入電荷量從0.1?15 pC對應(yīng)的成形輸出幅度。輸入電荷量取0.1pC、0.5 pC、1?15 pC，間隔1 pC取一個點，共17個點進行測試。每片ASIC測試16通道。用Origin軟件對每個通道進行最小二乘法擬合。圖6是單通道的線性擬合圖。

圖5 ASIC各級測試點波形Fig.5 Waveforms of test points.

圖6 單通道線性擬合圖Fig.6 Single-channel linear fitting diagram.

圖6中直線為數(shù)據(jù)擬合直線，可以看到電荷前放-成形電路的輸入-輸出呈較好的線性，相關(guān)系數(shù)r=0.997，該通道的INL為0.9%。對芯片的16個通道分別進行測量后，給出16個電子學(xué)通道的INL，如圖7所示，通道0?15的INL在0.72%?1.1%。測試結(jié)果達到設(shè)計指標(biāo)。

圖7 芯片16個通道的INLFig.7 INL values of sixteen channels.

為觀察通道的增益一致性，統(tǒng)計每個通道的變換增益K如圖8。變換增益K為成形輸出信號的幅度與電荷靈敏前置放大器輸入電荷量的比值，反應(yīng)前放-成形電路增益。Origin處理數(shù)據(jù)時給出了擬合直線的斜率，即增益值K。結(jié)果顯示各通道增益值在55.19?55.58 mV·pC?1，增益值變化率0.7%，一致性較好。

圖8 芯片16個通道的增益Fig.8 Gain of sixteen channels.

3.2 噪聲測試

在信號產(chǎn)生、傳輸過程中，噪聲會疊加于有用信號上。為了明確系統(tǒng)噪聲是否會影響芯片鑒別中子和γ信號的功能，測量成形輸出測試點處的基線噪聲均方根(Root Mean Square, RMS)，即在沒有輸入信號的情況下成形輸出測試點處離散電壓值的均方根值。示波器自帶有噪聲測量工具，可以直接讀出RMS值。式(1)是RMS的計算公式。表1統(tǒng)計了16個電子學(xué)通道的基線RMS值，并列出了對應(yīng)通道的變換增益K，通過式(2)計算等效輸入噪聲電荷(Equivalent Noise Charge, ENC)。

經(jīng)過計算，等效輸入噪聲電荷典型值為5.49fC。光電倍增管放大倍數(shù)約106，單個光子經(jīng)光電倍增管放大后電荷量約160 fC，以此作為最小信號計算信噪比(Signal-to-Noise Ratio, SNR)=29，滿足工程需求。

表1 噪聲測試Table 1 Noise test.

3.3 其他測試

在探測器實驗室搭建測試平臺。由信號產(chǎn)生器驅(qū)動LED光源，利用LED光源模擬中子和γ在閃爍屏上產(chǎn)生的光信號，光信號同樣通過光纖收集，并通過H8500多陽極光電倍增管的吸收、倍增，最終由H8500光電倍增管的陽極輸出電信號，并送入ASIC。真實中子信號幅度最可幾值為100?200 mV，信號上升沿小于50 ns，下降沿小于1 μs；LED光源模擬得到的類中子信號，如圖9(a)所示，幅度約125mV，信號上升沿約200 ns，下降沿約500 ns。真實的γ信號幅度為30?100 mV，上升沿和下降沿小于10 ns；LED光源模擬的類γ信號，如圖9(b)所示，幅度約105 mV，上升沿和下降沿小于10 ns。LED光源模擬的類中子信號和類γ信號在波形形狀上與真實的中子信號和γ信號很相近，只是類中子信號前沿較慢，因此使用類中子和類γ信號代替真實的中子和γ信號進行測試是合理的。

圖9 類中子(a)、類γ (b)信號Fig.9 Similar neutron (a) and similar gamma (b) signal.

將2 pC類中子信號和1 pC類γ信號分別送入ASIC，成形輸出點處波形分別如圖10。類中子信號成形輸出幅度約108 mV，類γ信號成形輸出幅度約58 mV。因為中子信號動態(tài)范圍2?15 pC，最可幾值為8 pC，γ信號動態(tài)范圍小于1 pC，當(dāng)閾值設(shè)置為60?110 mV時，可以有效甄別出中子信號和γ信號。

圖10 類中子(a)、類γ (b)信號成形輸出波形Fig.10 Shaping waveform of similar neutron (a) and similar gamma (b) signal.

4 結(jié)語

本文介紹了用于閃爍體探測器前端讀出的專用集成電路芯片的測試電路和測試結(jié)果。結(jié)果表明ASIC實現(xiàn)了通過電荷量大小鑒別粒子的目的。在電子學(xué)實驗室模擬信號輸入下功能正常，性能指標(biāo)達到設(shè)計要求。INL在0.72%?1.1%；等效輸入噪聲典型值為5.49 fC。在探測器實驗室輸入信號下芯片運行穩(wěn)定。芯片將進一步優(yōu)化和提高集成度，以便更好地實現(xiàn)工程需求。

1 Wei J, Fang S X, Feng J, et al. China spallation neutron sources design[C]. Proceedings of APAC 2007, Indore, India, 2007: 310?314

2 夏經(jīng)鎧, 錢森, 王文文, 等. 光電轉(zhuǎn)化器件光陰極量子效率測量研究[J]. 核技術(shù), 2014, 37(9): 090401

XIA Jingkai, QIAN Sen, WANG Wenwen, et al. Development of fiber beam loss monitor based on Cerenkov principle[J]. Nuclear Techniques, 2014, 37(9): 090401

3 楊振, 張強, 唐斌, 等. 二維位置靈敏閃爍體中子探測器的模擬研究[C]. 第十六屆全國核電子學(xué)與探測技術(shù)學(xué)術(shù)年會論文集(上冊), 四川綿陽, 2012

YANG Zhen, ZHANG Qiang, TANG Bin, et al. Simulation study of two-dimensional position sensitive scintillation neutron detectors[C]. Proceedings of 16thNational Nuclear Electronics & Detection Technology Annual Conference, Mianyang, Sichuan, China, 2012

4 吳文歡, 李懷申, 濮亞男, 等. 一種應(yīng)用于散裂中子源光電倍增管的新型讀出ASIC研制[C]. 第十七屆全國核電子學(xué)與探測技術(shù)學(xué)術(shù)年會論文集, 甘肅蘭州, 2014

WU Wenhuan, LI Huaishen, PU Yanan, et al. A research on the new readout ASIC circuit applied for CSNS SSND PMT readout system[C]. Proceedings of 17thNational Nuclear Electronics & Detection Technology Annual Conference, Lanzhou, Gansu, China, 2014

5 王經(jīng)瑾. 核電子學(xué)[M]. 北京: 原子能出版社, 1984: 158?168

WANG Jingjin. Nuclear electronics[M]. Beijing: Atomic Energy Press,1984: 158?168

CLC TN41, TN492

Design and implementation of testing system of the readout ASIC-MaPMT_v10 for scintillator neutron detector

PU Yanan1ZENG Yun1ZHAO Yubin2,3LI Huaishen3WU Wenhuan3CHEN Shaojia2,3
1(School of Physics and Electronics, Hunan University, Changsha 410082, China)
2(Dongguan Institute of Neutron Science, Dongguan 523808, China)
3(Institute of High Energy Physics, Chinese Academy of Sciences, Beijing 100049, China)

Background: An application specific integrated circuit (ASIC) chip applied to the Multi-anode Photo Multiplier Tubes (MaPMT) readout electronics system for the scintillator neutron detector was developed by the Institute of High Energy Physics (IHEP). It is a key equipment for the General Purpose Powder Diffractometer (GPPD) of China Spallation Neutron Source (CSNS). The chip includes 16 electronic channels, and each channel contains charge pre-amplifier, shaper, discriminator and mono-stable block. Purpose: This study aims to describe the chip design philosophy, verify its functionalities, and obtain its performance parameters. Methods: A circuit board designed for testing the ASIC MaPMT_v10 is implemented as a platform in which the input signals generated in two ways go through the ASIC and are measured at the output nodes of pre-amplifier, shaper and discriminator respectively. We also use one FPGA chip to function as a controller of the circuit and a USB module to communicate with PC for user interface and visualization of measuring results. The shaping waveforms of the simulation signals from the MaPMT are also tested through the test circuit board. Results: The integral nonlinearity (INL) of the MaPMT_v10 is between 0.72%?1.1%. And the value of signal-to-noise ratio (SNR) is 29. The shaped waveforms show that the MaPMT_v10 could distinguish neutron signals from gamma signals easily by setting appropriate threshold. Conclusion: Test results indicate that the chip realizes the function of identifying the particles by the amount of charge. In order to meet the actual needs of the project, the chip will be further optimized and improved on the integration.

Position-sensitive Scintillation Neutron Detector (SSND), Nuclear electronics, Application-specific integrated circuit, Integral nonlinearity (INL)

TN41，TN492

10.11889/j.0253-3219.2015.hjs.38.020402

中國散裂中子源(CSNS)工程項目經(jīng)費資助

濮亞男，女，1989年出生，2012年畢業(yè)于湖南大學(xué)，現(xiàn)為碩士研究生，主要研究方向為核探測與核電子學(xué)

2014-09-09，

2014-10-26