孔德彭，陳安妮，周一飛*，李久勝，2

（1.浙江工業(yè)大學(xué)技術(shù)與教育發(fā)展研究中心，杭州 310023；2.杭州南江物聯(lián)網(wǎng)科技有限公司，杭州 310023）

基于FPGA技術(shù)的WSN節(jié)點(diǎn)混沌保密通信設(shè)計(jì)*

孔德彭1，陳安妮1，周一飛1*，李久勝1，2

（1.浙江工業(yè)大學(xué)技術(shù)與教育發(fā)展研究中心，杭州 310023；2.杭州南江物聯(lián)網(wǎng)科技有限公司，杭州 310023）

提高無(wú)線(xiàn)傳感器網(wǎng)絡(luò)節(jié)點(diǎn)的安全性能，可以促進(jìn)物聯(lián)網(wǎng)系統(tǒng)工程的快速推廣和全面的應(yīng)用。因混沌序列對(duì)初始條件比較敏感，較適合保密通信，WSN節(jié)點(diǎn)設(shè)計(jì)時(shí)，利用現(xiàn)場(chǎng)可編程邏輯門(mén)陣列FPGA（Field Programmable Gate Array）資源豐富、處理速度快的優(yōu)勢(shì)，對(duì)Hybrid混沌系統(tǒng)加密/解密模塊進(jìn)行設(shè)計(jì)，也可以封裝成獨(dú)立的IP核，在實(shí)現(xiàn)信息采集、傳輸時(shí)，通過(guò)片內(nèi)總線(xiàn)進(jìn)行調(diào)用，方便地實(shí)現(xiàn)信息的加/解密防護(hù)。文中先對(duì)算法原理進(jìn)行分析，再通過(guò)圖片保密的例子進(jìn)行驗(yàn)證，該方法易于硬件設(shè)計(jì)實(shí)現(xiàn)，保密強(qiáng)度高，擺脫了軟件復(fù)雜算法束縛，消耗資源少，功耗低，方案可行。

無(wú)線(xiàn)傳感器網(wǎng)絡(luò)；保密通信；混沌序列；FPGA重構(gòu)技術(shù)

物聯(lián)網(wǎng)掀起了信息產(chǎn)業(yè)的第3次浪潮，促使信息交互從人與人延伸到人與物、物與物之間，而無(wú)線(xiàn)傳感器網(wǎng)絡(luò)WSN（Wireless Sensor Network）應(yīng)用在短距離通信中有其獨(dú)特優(yōu)勢(shì)，因?yàn)槠渫ㄟ^(guò)微型傳感器節(jié)點(diǎn)綜合了分布式信息處理、無(wú)線(xiàn)通訊、嵌入式和傳感器技術(shù)，是一種節(jié)點(diǎn)可變、無(wú)統(tǒng)一地址、迅速自配置、高密度構(gòu)建和多跳的網(wǎng)絡(luò)系統(tǒng)，不但方便實(shí)現(xiàn)狀態(tài)監(jiān)控、信息感知和數(shù)據(jù)采集，而且具有按需配置、對(duì)信息進(jìn)行有效的加工和處理能力；故已在國(guó)防、能源、生態(tài)、交通和農(nóng)業(yè)領(lǐng)域中得以廣泛的應(yīng)用，特別是在條件惡劣、距離偏遠(yuǎn)、范圍半徑較大的環(huán)境情況下應(yīng)用更具有獨(dú)特的優(yōu)勢(shì)［1］。

1 WSN節(jié)點(diǎn)系統(tǒng)的研究

1.1 WSN節(jié)點(diǎn)組成

世界各國(guó)政府都非常關(guān)注和支持WSN關(guān)鍵技術(shù)研究［2］，但制約無(wú)線(xiàn)傳感器網(wǎng)絡(luò)規(guī)?；瘧?yīng)用的瓶頸仍然是節(jié)點(diǎn)的功耗、成本和信息采集與傳輸?shù)陌踩珕?wèn)題［3］。無(wú)線(xiàn)傳感器網(wǎng)絡(luò)節(jié)點(diǎn)是無(wú)線(xiàn)傳感器網(wǎng)絡(luò)的主要組成部分，傳感器節(jié)點(diǎn)由電源管理模塊、采集模塊、處理器模塊和傳輸模塊組成，其中，傳感器的信息采集和數(shù)據(jù)轉(zhuǎn)換由數(shù)據(jù)采集模塊負(fù)責(zé)完成［4］；電源管理模塊進(jìn)行實(shí)時(shí)控制和邏輯選擇，而任務(wù)管理、功耗分配、路由協(xié)議、同步定位和數(shù)據(jù)處理是由數(shù)據(jù)處理模塊進(jìn)行實(shí)現(xiàn)；數(shù)據(jù)傳輸模塊實(shí)現(xiàn)數(shù)據(jù)交換和收發(fā)和通信如圖1所示。

圖1 WSN節(jié)點(diǎn)的硬件系統(tǒng)示意圖

1.2 WSN節(jié)點(diǎn)發(fā)展歷史

WSN節(jié)點(diǎn)的硬件須具有低功耗、無(wú)線(xiàn)傳輸和多跳路由器協(xié)議［5］功能，才能滿(mǎn)足每個(gè)節(jié)點(diǎn)即擔(dān)任終端節(jié)點(diǎn)又承擔(dān)路由器節(jié)點(diǎn)的功能，適合組建移動(dòng)并和多跳的網(wǎng)絡(luò)，工作時(shí)間長(zhǎng)且持久。當(dāng)然全面認(rèn)識(shí)節(jié)點(diǎn)，還需要從節(jié)點(diǎn)硬件設(shè)計(jì)層面進(jìn)行剖析。早期的節(jié)點(diǎn)采用單片機(jī)處理器技術(shù)［6］，采用了IEEE802. 15.4協(xié)議組成的硬件產(chǎn)品，如美國(guó)專(zhuān)項(xiàng)基金資助開(kāi)發(fā)制造Mote、Wec、Mica、Mica2和Mica2Dot等系列，采用 TinyOS操作系統(tǒng)，融入了 ZigBee無(wú)線(xiàn)電信道［7］；再如微小傳感器的通用網(wǎng)絡(luò)（GNOMES）和EYES小組開(kāi)發(fā)節(jié)點(diǎn)，都采用了德州儀器（TI）的MSP430F149單片機(jī)，采用藍(lán)牙模塊，程序與數(shù)據(jù)利用專(zhuān)用的芯片進(jìn)行存儲(chǔ)［8］；而國(guó)內(nèi)具有代表性是中科研院研發(fā)的Gain節(jié)點(diǎn)，其具有自主微處理器，兼容AVR指令集，改進(jìn)后的GainSJ節(jié)點(diǎn)集成了處理器和無(wú)線(xiàn)射頻模塊，支持ZigBee協(xié)議?？偟膩?lái)說(shuō)，節(jié)點(diǎn)設(shè)計(jì)趨向高度的集成化，除了集成處理器之外（如集成了單片機(jī)或DSP技術(shù)），，同時(shí)還集成了便捷式的傳感器和無(wú)線(xiàn)收發(fā)模塊（如2.4 GHz）。

近年來(lái)，隨著現(xiàn)場(chǎng)可編程門(mén)控陣列 FPGA （Field-Programmable Gate Array）的技術(shù)發(fā)展，為WSN節(jié)點(diǎn)設(shè)計(jì)帶來(lái)了前所未有的便利，因其可以現(xiàn)場(chǎng)定義數(shù)據(jù)、反復(fù)改寫(xiě)，易于實(shí)現(xiàn)軟硬件協(xié)同測(cè)試與系統(tǒng)重構(gòu)，促進(jìn)了節(jié)點(diǎn)設(shè)計(jì)技術(shù)水平的提高和功能的進(jìn)一步完善［9］。相比較單片機(jī)和DSP處理器而言，F(xiàn)PGA單個(gè)器件中集成了軟件無(wú)線(xiàn)電（SDR）信號(hào)處理器，可以滿(mǎn)足傳感器網(wǎng)絡(luò)基站、節(jié)點(diǎn)數(shù)字IF和基帶功能（如Altera公司的32位NiosⅡ軟核處理器），具有低功耗（靜態(tài)功耗低于0.5 W）、高密度和充足的DSP功能［10］。故以軟處理器為核心，定制并靈活編寫(xiě)相應(yīng)程序和硬件邏輯，實(shí)現(xiàn)WSN節(jié)點(diǎn)現(xiàn)場(chǎng)數(shù)據(jù)的采集、存儲(chǔ)及傳輸?shù)裙δ?，同時(shí)可以將節(jié)點(diǎn)功能控制邏輯的接口電路都集成在一片F(xiàn)PGA上，通過(guò)軟件對(duì)資源和功能進(jìn)行分配、設(shè)計(jì)和修改，極大地縮短無(wú)線(xiàn)采集節(jié)點(diǎn)設(shè)備的研制周期［11］。

2 利用FPGA進(jìn)行節(jié)點(diǎn)設(shè)計(jì)

2.1 混沌算法實(shí)現(xiàn)

WSN的安全性的實(shí)現(xiàn)與一般的網(wǎng)絡(luò)不相同，其受多能耗、存儲(chǔ)能力、運(yùn)行速度、計(jì)算能力、通信可靠度、節(jié)點(diǎn)安全、布置的隨機(jī)性、需求隨機(jī)性等方面制約，近年來(lái)，學(xué)術(shù)界和技術(shù)領(lǐng)域針對(duì)降低能耗、提高處理速度和提高安全機(jī)制方面進(jìn)行積極的探索。但相對(duì)于硬件平臺(tái)、網(wǎng)絡(luò)技術(shù)和通信協(xié)議方而言，安全方面研究尚處于起步階段，傳統(tǒng)的加密算法不適合WSN節(jié)點(diǎn)系統(tǒng)，尤其是受到電源供應(yīng)、通信帶寬、節(jié)點(diǎn)存儲(chǔ)容量和CPU處理能力的限制，復(fù)雜度較高的軟件算法應(yīng)用在WSN中將大大消耗了系統(tǒng)電能，縮短其生命周期。

混沌系統(tǒng)對(duì)初始條件和參數(shù)的變化極端敏感，加密強(qiáng)度高、實(shí)現(xiàn)結(jié)構(gòu)簡(jiǎn)單，易于硬件加解密算法。在通信系統(tǒng)中，利用混沌最多的加解密混沌序列模型是在Tent和Logistic基礎(chǔ)上提出模型。其中，Tent映射又稱(chēng)為帳篷映射，其表達(dá)式為［12］

Logistic基本的數(shù)學(xué)模型［11］為

該方程是一種經(jīng)典的混沌模型，改進(jìn)后的模型［13］為

混沌的可用性取決于混沌序列的復(fù)雜性，如帳篷（Tent）和有限的復(fù)雜性L(fǎng)ogistic映射產(chǎn)生的混沌序列，安全性不太高，為了解決此難題，羅啟彬［14］創(chuàng)新設(shè)計(jì)了一個(gè)兩者融合的混沌序列映射——Hybrid方程。

Hybrid既有Logistic和Tent方程的易于產(chǎn)生混沌序列特點(diǎn)，也有隨機(jī)性高、對(duì)初始條件敏感的特點(diǎn)，不但操作簡(jiǎn)單，也易于增加混沌系統(tǒng)的安全可靠性。參數(shù)值x0=0.82，u1=1.8，u2=2.0，b=0.85時(shí)，方程處于混沌狀態(tài)，此時(shí)產(chǎn)生的隨機(jī)無(wú)規(guī)則分布圖如圖2所示。

圖2 Hybrid混沌序列迭代分布情況

針對(duì)混沌序列的算法，F(xiàn)PGA需要采用浮點(diǎn)運(yùn)算才可以實(shí)現(xiàn)混沌迭代，但是浮點(diǎn)運(yùn)算的速度慢，內(nèi)存容量需求比較大，消耗的資源也比較多，應(yīng)用在WSN節(jié)點(diǎn)中，未能起到優(yōu)化生命周期的作用。為此我們利用等效映射的方法，把混沌序列的浮點(diǎn)迭代過(guò)程轉(zhuǎn)換成整點(diǎn)的迭代過(guò)程。如以一個(gè)字（8位）為單位對(duì)數(shù)據(jù)進(jìn)行加密，讓參數(shù)b擴(kuò)大100倍，即從0.85擴(kuò)大100倍得到85，同時(shí)令

為了能夠?qū)崿F(xiàn)以上的設(shè)計(jì)目的，我們生成進(jìn)行一些原始數(shù)據(jù)的設(shè)計(jì)，先設(shè)計(jì)一個(gè)16位的計(jì)數(shù)器，用計(jì)算器得到的數(shù)據(jù)作為原始數(shù)據(jù)和16位混沌信號(hào)進(jìn)行異或計(jì)算，進(jìn)而得到加密后的數(shù)據(jù)。在解密的過(guò)程中，我們將在同樣條件下產(chǎn)生一樣的混沌信號(hào)，再與加密數(shù)據(jù)進(jìn)行異或計(jì)算，得到了還原的數(shù)據(jù)，即明文［15］，設(shè)計(jì)時(shí)會(huì)出現(xiàn)周期性問(wèn)題，我們可以采用其他的一些措施進(jìn)行改進(jìn)［16］，具體實(shí)現(xiàn)流程如圖3所示。

圖3 基于Hybrid加解密實(shí)現(xiàn)流程圖

圖4 基于SOPC的加密模塊的頂層文件圖

利用FPGA進(jìn)行頂層設(shè)計(jì)，其中圖4是SOPC設(shè)計(jì)的頂層文件原理圖。Fr_Div_File是分頻文件，將FPGA 內(nèi)的高頻時(shí)鐘信號(hào)降下來(lái)。reviewerEncrypt_Module模塊主要是生成原始數(shù)據(jù)、混沌信號(hào)，然后完成加密過(guò)程。其中original_data是原始數(shù)據(jù)，Chaos_sign_data是混沌信號(hào)，encrypt_data是加密信號(hào)輸出。FPGA資源豐富、實(shí)現(xiàn)靈活，該模塊不但可以融入WSN節(jié)點(diǎn)整體設(shè)計(jì)，也可以與其他組件形式一樣的打包生成IP核處理單元，作為Avalon總線(xiàn)環(huán)境下的SOPC組件來(lái)使用。本文是通過(guò)把加解密模塊結(jié)合Avalon總線(xiàn)接口設(shè)計(jì)將乘法單元封裝為支持總線(xiàn)結(jié)構(gòu)的IP核，構(gòu)成可編程單芯片上系統(tǒng)（SOPC），進(jìn)行系統(tǒng)設(shè)計(jì)。

2.2 節(jié)點(diǎn)加/解密的實(shí)現(xiàn)原理

加/解IP核由加/解密邏輯部分和Avalon總線(xiàn)接口兩部分組成，其中加/解密邏輯部分與總線(xiàn)的選擇無(wú)關(guān)，也不包含輸入輸出寄存器與狀態(tài)控制邏輯。而Avalon總線(xiàn)接口部分則針對(duì)Avalon的總線(xiàn)傳輸規(guī)范設(shè)計(jì)了接口控制邏輯、加/解密單元的硬件控制邏輯以及輸入輸出移位寄存器組，并新增了相應(yīng)的控制和狀態(tài)指令碼。WSN節(jié)點(diǎn)的整體綜合設(shè)計(jì)是利用EDA體系中的SOPC（可編程片上系統(tǒng)）技術(shù)［17］，通過(guò)Avalon總線(xiàn)將WSN節(jié)點(diǎn)的信息采集模塊（以DAS Controller為例）、存儲(chǔ)器模塊（ON-Chip RAM）、無(wú)線(xiàn)通信模塊（nRf2401）、與NiosⅡ微處理器（CPU）模塊建立通信，然后利用同樣的方法調(diào)用加/解密模塊IP核，并自動(dòng)獲知各個(gè)模塊的地址、數(shù)據(jù)和控制總線(xiàn)分配情況，利用VHDL或C語(yǔ)言進(jìn)行內(nèi)部編程和接口設(shè)計(jì)，并利用SOPC重構(gòu)技術(shù)對(duì)各個(gè)硬件模塊進(jìn)行調(diào)整和優(yōu)化，這樣節(jié)約了資源、降低了開(kāi)發(fā)難度和提高了性能指標(biāo)，如圖5所示。

圖5 WSN節(jié)點(diǎn)的SOPC實(shí)現(xiàn)示意圖

3 實(shí)驗(yàn)結(jié)果與驗(yàn)證

3.1 WSN節(jié)點(diǎn)設(shè)計(jì)

本設(shè)計(jì)用VHDL語(yǔ)言對(duì)該設(shè)計(jì)單元進(jìn)行了RTL級(jí)描述，并以Altera公司的EP2C35F67C6為目標(biāo)芯片，在QuartusⅡ11.0平臺(tái)上進(jìn)行綜合，布局，布線(xiàn)，利用ModelSim SE10.1a進(jìn)行NiosⅡ的綜合仿真，最后結(jié)合NIOS IDE軟件環(huán)境在DE2實(shí)驗(yàn)板上進(jìn)行了下載驗(yàn)證。設(shè)計(jì)中的SOPC實(shí)現(xiàn)方式由于使用NiosⅡ整合設(shè)計(jì)平臺(tái)，簡(jiǎn)化了控制邏輯和驅(qū)動(dòng)函數(shù)，該方式進(jìn)一步簡(jiǎn)化了設(shè)計(jì)，節(jié)約了硬件資源。在不改變?cè)瓉?lái)算法安全性的前提下，根據(jù)硬件實(shí)現(xiàn)算法的特點(diǎn)和要求，在沒(méi)有增加硬件資源開(kāi)銷(xiāo)的情況下完成了加/解密單元的設(shè)計(jì)，融合Avalon總線(xiàn)規(guī)范，把該模塊設(shè)計(jì)成標(biāo)準(zhǔn)的IP核，利用Modelsim Se10.1a完成了基于NiosⅡ核心的SOPC應(yīng)用系統(tǒng)的綜合仿真，并在DE2實(shí)驗(yàn)板上進(jìn)行了測(cè)試驗(yàn)證，該處理單元實(shí)現(xiàn)面積小、資源消耗低、安全性好；與該算法的軟件實(shí)現(xiàn)和傳統(tǒng)的EDA設(shè)計(jì)方式，本設(shè)計(jì)不占用額外的存儲(chǔ)單元、控制更簡(jiǎn)單，速度更快，具有一定的實(shí)際意義和應(yīng)用價(jià)值。

3.2 Modelsim仿真比較

所用的ModelSim仿真工具本身就提供一個(gè)測(cè)試基準(zhǔn)。利用仿真技術(shù)，對(duì)每一層進(jìn)行設(shè)計(jì)并逐步仿真驗(yàn)證，設(shè)計(jì)的正確性可以得到驗(yàn)證［18］。接下來(lái)我們通過(guò)例子進(jìn)行設(shè)計(jì)并驗(yàn)證。首先，建立加密模塊的VHDL文件；接著，利用VHDL Test Bench工具，將加密密鑰和待加密的明文序列定義為輸入文件，密文數(shù)據(jù)作為輸出文件；最后，調(diào)用ModelSim仿真工具，生成密文數(shù)據(jù)文件的同時(shí)得到波形圖。

圖6中給出了密文數(shù)據(jù)的波形輸出，其中加密密鑰設(shè)為｛0，1，2，3，4，5，6，7｝。從該波形圖上，我們可以發(fā)現(xiàn)密文輸出僅在明文輸出之后的一個(gè)時(shí)鐘周期得到，例如，在t=37.5 ns時(shí)刻，輸入明文OxF3 （11110011），經(jīng)過(guò)一個(gè)時(shí)鐘的延時(shí)之后，即t=38 ns時(shí)刻，輸出相應(yīng)的密文0x0D（00001100）。

圖6 目標(biāo)內(nèi)容加密、解密的動(dòng)態(tài)過(guò)程仿真圖

3.3 一個(gè)圖像加密的例子

選用一副典型的灰度圖像進(jìn)行驗(yàn)收，體會(huì)加密/解密的效果情況。加解密的圖像以及原始圖像如圖7所示，其中左邊為原始圖像，中間為加密后的圖像，右邊為解密后的圖像，而密鑰為｛0，1，2，3，4，5，6，7，8｝。通過(guò)以上可以得出結(jié)論，利用SOPC重構(gòu)技術(shù)與混沌序列進(jìn)行加解密功能模型設(shè)計(jì)的策略是可行的。

圖7 加解密前后的圖形

3.4 性能分析

混沌序列信號(hào)由初始值、參數(shù)、系統(tǒng)綜合控制，嚴(yán)格遵循迭代規(guī)則，加密過(guò)程步驟簡(jiǎn)單，可以減少出錯(cuò)的幾率，增加穩(wěn)定性；相比較傳統(tǒng)的信息加密相比，混沌信號(hào)復(fù)雜性和多元性為密鑰的生成和管理提供了極大的空間和方便。如DES分組密碼體制加解密資源損耗較少，但是因?yàn)槊荑€長(zhǎng)度限制（56位），安全性受限制；非對(duì)稱(chēng)（公鑰）數(shù)據(jù)加密標(biāo)準(zhǔn)（RSA）的密鑰長(zhǎng)度比DES大的多，由于長(zhǎng)度過(guò)長(zhǎng)而耗時(shí)過(guò)多，效率大大降低；高級(jí)加密標(biāo)準(zhǔn)（AES）替代了DES加密標(biāo)準(zhǔn)，加密等級(jí)大大提高，但其算法復(fù)雜度提高很多，增加了較大的計(jì)算量?；煦缂用芩惴ㄍㄟ^(guò)迭代和循環(huán)產(chǎn)生密鑰，中間變量較小，節(jié)約空間，產(chǎn)生的密鑰可以同時(shí)供加解密使用，軟件和硬件算法實(shí)現(xiàn)變得很簡(jiǎn)單，減小了設(shè)計(jì)難度［19］。系統(tǒng)設(shè)計(jì)在QuartusⅡ11.0中可達(dá)到94.6 MHz運(yùn)行速度，每16時(shí)鐘周期得到一個(gè)256 bit的加/解密結(jié)果，折合運(yùn)算速率為789.8 Mbit/s，比較原來(lái)的硬件實(shí)現(xiàn)及軟件加密方式有所改進(jìn)，硬件資源消耗及運(yùn)算速度上均有一定優(yōu)勢(shì)。并進(jìn)行統(tǒng)計(jì)了該案例的算法的實(shí)現(xiàn)過(guò)程，所消耗的內(nèi)部邏輯資源以及所耗時(shí)間的結(jié)果如表1所示。

表1 FPGA芯片的資源消耗情況一覽表

4 結(jié)束語(yǔ)

利用FPGA進(jìn)行WSN節(jié)點(diǎn)設(shè)計(jì)，一方面利用快速配置和重構(gòu)技術(shù)，有利于科研的探索和新產(chǎn)品的設(shè)計(jì)，便于自主知識(shí)產(chǎn)權(quán)的形成。另一方面，利用FPGA混沌進(jìn)行硬件加密，不但提高了安全性能，也節(jié)省了硬件資源提高了效率，有利于WSN節(jié)點(diǎn)的快速推廣使用。

［1］ 焦耀晗，徐鵬，杜紅棉，等.基于FPGA和無(wú)線(xiàn)通信的炮口沖擊波測(cè)試系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)［J］.傳感技術(shù)學(xué)報(bào)，2014，27（1）：1585-1588.

［2］ 劉漳輝，陳昆龍，郭文忠，等.多感知范圍無(wú)線(xiàn)傳感器網(wǎng)絡(luò)中一種分布式目標(biāo)覆蓋算法［J］.傳感技術(shù)學(xué)報(bào)，2014，27（8）：1112-1119.

［3］ 潘巨龍.無(wú)線(xiàn)傳感器網(wǎng)絡(luò)安全機(jī)制中若干問(wèn)題研究［D］.杭州：浙江大學(xué)，2011.

［4］ 張國(guó)義，王卓，何春暉，等.基于FPGA的多模式DFATS無(wú)線(xiàn)采集節(jié)點(diǎn)的硬件平臺(tái)研究［J］.計(jì)算機(jī)測(cè)量與控制，2012，20（1）：243-249.

［5］ 習(xí)琨.基于ZigBee的簡(jiǎn)單無(wú)線(xiàn)傳感器網(wǎng)絡(luò)設(shè)計(jì)與實(shí)現(xiàn)［D］.天津：南開(kāi)大學(xué)，2008.

［6］ 耿德根，宋建國(guó)，馬潮，等.AVR高速嵌入式單片機(jī)原理與應(yīng)用［M］.北京：北京航空航天大學(xué)出版社，2001.

［7］ 張轉(zhuǎn)成.基于CC2431的無(wú)線(xiàn)傳感器網(wǎng)絡(luò)節(jié)點(diǎn)的研究［D］.合肥：中國(guó)科學(xué)技術(shù)大學(xué)，2009.

［8］ Antonio de la Piedra.Secure Event Logging in Sensor Networks［J］. Computers and Mathematics with Applications，2013（65）：762-773.

［9］ 劉晉明.基于神經(jīng)網(wǎng)絡(luò)混沌吸引子公鑰加密算法的FPGA實(shí)現(xiàn)［J］.廈門(mén)大學(xué)學(xué)報(bào)：自然科學(xué)版，2010，49（2）：171-174.

［10］朱政堅(jiān)，譚慶平，朱培棟.無(wú)線(xiàn)傳感器網(wǎng)絡(luò)安全研究綜述［J］.計(jì)算機(jī)工程與科學(xué)，2008，30（4）：101-105.

［11］徐興，王衛(wèi)星，岳學(xué)軍.基于FPGA的可重構(gòu)無(wú)線(xiàn)傳感器網(wǎng)絡(luò)節(jié)點(diǎn)設(shè)計(jì)［J］.科學(xué)技術(shù)與工程，2010，10（6）：4005-4008.

［12］劉建東.擴(kuò)展整數(shù)帳篷映射與動(dòng)態(tài)散列函數(shù)［J］.通信學(xué)報(bào)，2010（5）：51-59.

［13］張波，王光義，韓春艷，等.基于Logistic映射PN序列的FPGA實(shí)現(xiàn)［J］.現(xiàn)代電子技術(shù)，2009，294（7）：11-14.

［14］ 羅啟彬.基于混沌理論的偽隨機(jī)序列的產(chǎn)生及性能分析［M］//楊義先.第十屆全國(guó)青年通信學(xué)術(shù)會(huì)議.北京：北京郵電大學(xué)出版社，2005.

［15］王重英.基于Logistic的混沌加/解密圖像算法研究［J］.現(xiàn)代電子技術(shù)，2009，18（5）：123-127.

［16］石蘭潔，高詩(shī)簡(jiǎn)，黃曦，等.基于FPGA的Logistic方程混沌信號(hào)加密實(shí)現(xiàn)［J］.電路與系統(tǒng)，2013，2，39-44.

［17］李佳.基于FPGA的Twofish加/解密芯片設(shè)計(jì)［J］.計(jì)算機(jī)工程，2009，35（9）：169-173.

［18］Cai Ken.A SOPC-BASED Evaluation of AES for 2.4 GHz Wireless Network［J］.Physics Procedia，2012（33）：1481-1488.

［19］Xia F.Fine-Grained Parallel RNA Secondary Structure Prediction UsingSCFGs on FPGA［J］.Chinese Journal of Computers，2010，3（5）：797-812.

孔德彭（1976-），男，河南唐河人，研究生，博士，浙江工業(yè)大學(xué)教師，副教授，主要研究方向?yàn)闊o(wú)線(xiàn)傳感器信號(hào)處理，siweikon@126.com；

周一飛（1963-），男，杭州人，研究生，碩士，浙江工業(yè)大學(xué)教師，副教授，碩導(dǎo)，主要研究方向電路集成設(shè)計(jì)與分析，zyf@zjut.edu.cn。

陳安妮（1993-），女，杭州人，研究生，在校生，研究方向傳感器技術(shù)研究、混沌加密研究，annichen@126.com；

The Design of Chaotic Secure Communication for Wireless Sensor Network Based on FPGA Technology*

KONG Depeng1，CHEN Anni1，ZHOU Yifei1*，LI Jiusheng1，2
（1.The Center of Technology and Education Development Research，Zhejiang University of Technology，Hangzhou 310023，China；2.Hangzhou Nanjiang Internet of things Technology Co.，Ltd.，Hangzhou 310023，China）

Improved the safety grade of the wireless sensor network node system，could boost the project of the internet of things overall application and rapid promotion.The sequence change of chaotic system was sensitive to initial conditions，so it was more suitable for secure communication case.When the WSN node designed，the use of fieldprogrammable gate array（FPGA）had some advantage of rich in resources and processing speed for the design of Hybrid chaotic system encryption or decryption module，it could be packaged into a separate IP core，called by the on-chip bus to facilitate the realization of information encryption/decryption protection in the information collection or transmission modules.This paper first analyzed the principle of the secure communication algorithm，and then verified it by pictures confidential example，it proved that the method was easy to design and implementation hardware structure，and had high strength confidential.It get rid of the shackles of the software complex algorithms，which consumed fewer resources，had low power consumption，so this scheme was feasible.

wireless sensor network（WSN）；secure communication；chaotic sequence；FPGA reconfigure technology EEACC：7230

TP393

A

1004-1699（2015）04-0557-06

10.3969/j.issn.1004-1699.2015.04.018

項(xiàng)目來(lái)源：教育部人文社科項(xiàng)目（13YJAZH043，14YJCZH067）；浙江省教科規(guī)劃項(xiàng)目（2014SCG040）

2014-10-09 修改日期：2015-01-11