占　超，蔡新舉，劉雙青（.海軍航空工程學(xué)院電子信息工程系，山東煙臺(tái)26400；2. 9255部隊(duì)，遼寧葫蘆島2500；. 94部隊(duì)，遼寧東港800）

?

一種超寬帶雷達(dá)信號(hào)模擬器的設(shè)計(jì)

占超1，2，蔡新舉1，劉雙青3
（1.海軍航空工程學(xué)院電子信息工程系，山東煙臺(tái)264001；2. 92515部隊(duì)，遼寧葫蘆島125001；3. 91341部隊(duì)，遼寧東港118300）

摘要：為滿足雷達(dá)裝備不斷增長的保障需求，研制了一套便攜式雷達(dá)裝備檢測(cè)系統(tǒng)，該檢測(cè)系統(tǒng)的核心組成部分是超寬帶雷達(dá)信號(hào)模擬器。模擬器采用低頻段基帶信號(hào)與高頻段本振信號(hào)2次混頻來模擬產(chǎn)生0.05~16 GHz范圍內(nèi)多種體制的雷達(dá)信號(hào)，最后完成了電路實(shí)現(xiàn)，經(jīng)過信號(hào)測(cè)試各項(xiàng)指標(biāo)均達(dá)到設(shè)計(jì)要求。

關(guān)鍵詞：信號(hào)模擬器；直接數(shù)字頻率合成；現(xiàn)場可編程門陣列

傳統(tǒng)的維護(hù)保障體制已不能滿足目前雷達(dá)裝備的作戰(zhàn)保障需求，為了解決裝備維護(hù)與出勤率之間的矛盾，開發(fā)研制了一套便攜式雷達(dá)裝備檢測(cè)設(shè)備，而雷達(dá)信號(hào)模擬器是整套檢測(cè)系統(tǒng)的關(guān)鍵設(shè)備。該雷達(dá)信號(hào)模擬器可在0.5~16 GHz范圍內(nèi)模擬出多種主要雷達(dá)波形，具有較高的應(yīng)用價(jià)值。

1　雷達(dá)信號(hào)波形分析

通常，雷達(dá)發(fā)射信號(hào)除了初始相位的參數(shù)不能確定外，其余參量均已知，雷達(dá)發(fā)射信號(hào)可表示為[1-2]：式（1）中：A()為雷達(dá)發(fā)射信號(hào)的波形調(diào)制信號(hào)或稱包絡(luò)信號(hào)；f0為載頻；?(t)為相位調(diào)制信號(hào)；?0為初始相位。

當(dāng)?(t)≠0時(shí)，采用調(diào)頻或調(diào)相體制，該項(xiàng)也可認(rèn)為等于0。當(dāng)?(t)=0時(shí)，對(duì)非相參雷達(dá)而言，?0是隨機(jī)的；對(duì)相參雷達(dá)而言，?0與基準(zhǔn)信號(hào)相位保持嚴(yán)格的對(duì)應(yīng)關(guān)系。

2　雷達(dá)信號(hào)模擬器系統(tǒng)設(shè)計(jì)

2.1設(shè)計(jì)指標(biāo)

頻率范圍0.5~16 GHz；頻率步進(jìn)1MHz；雜散抑制≤-40 dBc；相位噪聲≤-75 dBc/Hz@10kHz；諧波抑制≤-40 dBc；模擬信號(hào)的形式：普通脈沖雷達(dá)信號(hào)、連續(xù)波雷達(dá)信號(hào)、脈沖串雷達(dá)信號(hào)、頻率捷變雷達(dá)信號(hào)、線性調(diào)頻雷達(dá)信號(hào)等。

2.2方案的設(shè)計(jì)

1）系統(tǒng)總體框圖。系統(tǒng)總體設(shè)計(jì)框圖見圖1。

圖1　雷達(dá)信號(hào)模擬器總體設(shè)計(jì)方案Fig.1 Overall design scheme of radar signal simulator

雷達(dá)信號(hào)模擬器要求有0.5~16 GHz帶寬、1 MHz頻率分辨率和較低的相位噪聲。綜合多方面因素考慮，采用低頻段的基帶信號(hào)與高頻段的本振信號(hào)進(jìn)行多次混頻來產(chǎn)生大帶寬的雷達(dá)信號(hào)[5-6]。該系統(tǒng)可對(duì)相參與非相參雷達(dá)的工作狀態(tài)進(jìn)行檢測(cè)。對(duì)相參雷達(dá)進(jìn)行檢測(cè)時(shí)，50 MHz的基準(zhǔn)信號(hào)源從雷達(dá)內(nèi)部引入，保證產(chǎn)生的雷達(dá)信號(hào)具有嚴(yán)格的相參性；同理，對(duì)非相參雷達(dá)信號(hào)進(jìn)行檢測(cè)時(shí)，基準(zhǔn)信號(hào)源由50 MHz恒溫晶振提供。

2）射頻與微波信號(hào)產(chǎn)生單元。射頻與微波信號(hào)產(chǎn)生單元主要包括基帶信號(hào)單元、一級(jí)本振單元、二級(jí)寬帶本振信號(hào)單元、混頻器等。射頻與微波信號(hào)產(chǎn)生單元可根據(jù)系統(tǒng)要求在0.5~16 GHz范圍內(nèi)產(chǎn)生所需頻段的雷達(dá)信號(hào)；當(dāng)需要輸出高頻段雷達(dá)信號(hào)時(shí)，基帶信號(hào)單元產(chǎn)生800~900 MHz的基帶信號(hào)，通過與一級(jí)、二級(jí)本振分別進(jìn)行混頻得到頻段為1~4 GHz和4~16 GHz的2路雷達(dá)信號(hào)；當(dāng)需要輸出低頻段雷達(dá)信號(hào)時(shí)，基帶信號(hào)單元直接輸出頻段為0.5~1.0 GHz的一路雷達(dá)信號(hào)。其中，一級(jí)本振單元由DDS激勵(lì)PLL電路構(gòu)成，輸出頻率范圍為1.1~3.1 GHz；二級(jí)寬帶本振采用了National Instruments的Model FSL-0020信號(hào)源，輸出頻率范圍為0.65~20 GHz。系統(tǒng)采用了2級(jí)本振信號(hào)源：一是可以通過混頻產(chǎn)生不同頻段的雷達(dá)信號(hào)；二是便于帶通濾波器的設(shè)計(jì)，更好地濾除信號(hào)中的雜波，凈化輸出信號(hào)的頻譜。

通過3個(gè)不同SPST的開閉，F(xiàn)PGA輸出的脈沖調(diào)制信號(hào)可對(duì)頻段0.5~1.0 GHz、1~4 GHz、4~16 GHz的三路信號(hào)進(jìn)行脈沖調(diào)制，從而得到所需的脈沖調(diào)制雷達(dá)信號(hào)。射頻與微波信號(hào)產(chǎn)生單元組成框圖如圖2所示。

圖2　射頻與微波信號(hào)單元組成框圖Fig.2 Block diagram of radio frequencand microwave signal unit

3）一級(jí)本振單元。一級(jí)本振采用DDS激勵(lì)PLL技術(shù)方案來產(chǎn)生頻段為1.1~3.1 GHz的雷達(dá)信號(hào)。工作時(shí)，AD9910在FPGA的控制下產(chǎn)生85~100 MHz的雷達(dá)信號(hào)[7]，通過PLL進(jìn)行倍頻和濾波，最終得到頻段為1.1~3.1 GHz的雷達(dá)信號(hào)。該信號(hào)與800~900 MHz基帶信號(hào)在混頻器中混頻后可得到2~4 GHz的雷達(dá)信號(hào)。然后，通過與二級(jí)寬帶本振單元進(jìn)行混頻輸出頻率范圍為0.5~16 GHz的雷達(dá)信號(hào)。

當(dāng)系統(tǒng)需要雷達(dá)信號(hào)的頻率進(jìn)行步進(jìn)時(shí)，如果頻率的步進(jìn)長度很大，可以由一級(jí)本振單元來實(shí)現(xiàn)；頻率的步進(jìn)長度很小，可以由基帶信號(hào)模塊來實(shí)現(xiàn)。一級(jí)本振單元組成框圖如圖3所示。

圖3　一級(jí)本振單元組成框圖Fig.3 Block diagram of first vibration signal unit

一級(jí)本振單元電路設(shè)計(jì)中，PLL選擇Hittite公司的HMC440QS16G芯片，最大輸出頻率為2.8 GHz[8]。由于PLL環(huán)路中VCO的輸出頻率為1.1~3.1 GHz，超出了PLL的最大工作頻率范圍，因而可以在分頗器前加入一個(gè)前置固定二分頻器。這樣，就將分頻器的最高工作頻率從3.1GHz降低到1.65 GHz，滿足了PLL的工作條件[9]。

3　雷達(dá)信號(hào)波形的生成

1）普通連續(xù)波雷達(dá)信號(hào)的產(chǎn)生。普通連續(xù)波雷達(dá)信號(hào)的產(chǎn)生是由基帶信號(hào)產(chǎn)生單元生成的，系統(tǒng)工作時(shí)，50 MHz的恒溫晶振作為基帶信號(hào)產(chǎn)生單元的參考時(shí)鐘，為電路提供高精度、高穩(wěn)定度的時(shí)鐘頻率。通過FPGA控制基帶信號(hào)產(chǎn)生單元中的AD9910芯片可以輸出低雜散、低相位噪聲、高頻率分辨率普通連續(xù)波雷達(dá)信號(hào)[10]。

2）頻率捷變雷達(dá)信號(hào)的產(chǎn)生。頻率捷變雷達(dá)信號(hào)是由基帶信號(hào)產(chǎn)生單元和2級(jí)本振單元共同產(chǎn)生的，根據(jù)系統(tǒng)對(duì)頻率捷變信號(hào)的要求可以調(diào)節(jié)輸出信號(hào)的跳頻點(diǎn)數(shù)、輸出頻率等參數(shù)。設(shè)計(jì)時(shí)，采用了并口控制模式，以同步脈沖為基準(zhǔn)，來改變DDS的32位頻率控制字（FTW）來產(chǎn)生脈間捷變信號(hào)。頻率控制字由FPGA按M序列算法產(chǎn)生偽隨機(jī)序列，產(chǎn)生2個(gè)AD9910的控制字，按基帶優(yōu)先模式對(duì)控制字進(jìn)行分割。

3）普通脈沖和脈沖串雷達(dá)信號(hào)的產(chǎn)生。普通脈沖和脈沖串雷達(dá)信號(hào)是通過FPGA產(chǎn)生的脈沖調(diào)制信號(hào)對(duì)普通連續(xù)波雷達(dá)信號(hào)調(diào)制產(chǎn)生的。工作時(shí)，通過控制設(shè)置在普通連續(xù)波雷達(dá)信號(hào)輸出通道上的SPST開關(guān)來達(dá)到對(duì)普通連續(xù)波雷達(dá)信號(hào)進(jìn)行脈沖調(diào)制的目的。當(dāng)SPST一直處于導(dǎo)通狀態(tài)時(shí)，雷達(dá)信號(hào)模擬器輸出普通連續(xù)波雷達(dá)信號(hào)；當(dāng)SPST的控制信號(hào)是一個(gè)脈沖序列時(shí)，就會(huì)產(chǎn)生需要的脈沖寬度、脈沖重復(fù)頻率均可變的脈沖雷達(dá)信號(hào)。

4）線性調(diào)頻雷達(dá)信號(hào)的產(chǎn)生。線性調(diào)頻信號(hào)由基帶模塊產(chǎn)生[11]，為減小信號(hào)的失真，在基帶模塊中將AD9910產(chǎn)生的線性調(diào)頻信號(hào)的調(diào)頻帶寬一般控制在25~50 MHz范圍內(nèi)；再經(jīng)過4倍頻后得到調(diào)頻帶寬為100~200 MHz的線性調(diào)頻信號(hào)；最后，通過多級(jí)混頻，將線性調(diào)頻信號(hào)的頻率抬高到需要的頻率上。

4　軟件設(shè)計(jì)

系統(tǒng)的用戶程序采用NI公司出品的LabWindows/CVI開發(fā)設(shè)計(jì)，CVI作為一種在自動(dòng)測(cè)試與控制領(lǐng)域比較流行的軟件平臺(tái)，既能由開發(fā)人員使用C語言進(jìn)行編程，又有豐富的界面設(shè)計(jì)、圖形圖像處理、儀器驅(qū)動(dòng)方面的資源，本設(shè)備開發(fā)設(shè)計(jì)的程序運(yùn)行界面如圖4所示。當(dāng)用戶根據(jù)測(cè)試需要改變信號(hào)參數(shù)時(shí)，程序根據(jù)用戶設(shè)定值，經(jīng)過計(jì)算后變成控制碼，通過寫入外部端口的方式首先送到FPGA；再經(jīng)FPGA進(jìn)行邏輯轉(zhuǎn)換后生成各單元（如DDS、PLL、數(shù)控衰減器等）所需的控制參數(shù)并對(duì)其進(jìn)行控制以得到所需的雷達(dá)信號(hào)。

圖4　程序運(yùn)行界面Fig.4 Running interface of program

5　測(cè)試結(jié)果

1）連續(xù)波信號(hào)頻譜的測(cè)量。對(duì)雷達(dá)信號(hào)模擬器輸出的連續(xù)波信號(hào)進(jìn)行了測(cè)量，頻譜儀的掃頻帶寬設(shè)置為100 kHz，掃頻時(shí)間設(shè)置為250 ms，測(cè)量結(jié)果如圖所示。

結(jié)果顯示，該雷達(dá)信號(hào)模擬器可在0.5~16 GHz范圍內(nèi)生成穩(wěn)定的連續(xù)波雷達(dá)信號(hào)。

圖5　連續(xù)波信號(hào)頻譜的測(cè)量Fig.5 Spectrum measurement of continuous wave signal

2）相位噪聲的測(cè)量。對(duì)雷達(dá)信號(hào)模擬器輸出信號(hào)的相位噪聲進(jìn)行了測(cè)量，頻譜儀的掃頻帶寬設(shè)置為100 kHz，測(cè)量結(jié)果如圖6所示。

通過對(duì)雷達(dá)信號(hào)模擬器產(chǎn)生的連續(xù)波信號(hào)相位噪聲進(jìn)行測(cè)量，結(jié)果顯示0.5~16 GHz的范圍內(nèi)信號(hào)的相位噪聲≤-82.85dBc，完全滿足系統(tǒng)的指標(biāo)要求。

圖6　相位噪聲測(cè)試結(jié)果Fig.6 Measurement result of phase noise

6　結(jié)論

本文設(shè)計(jì)了頻寬范圍在0.5~16 GHz的雷達(dá)信號(hào)模擬器，該雷達(dá)信號(hào)模擬器輸出的信號(hào)具有相位噪聲低、雜散少、頻率轉(zhuǎn)換時(shí)間短、頻帶寬、性能穩(wěn)定等優(yōu)點(diǎn)，而且利用FPGA對(duì)電路的控制能很好地模擬出以相參雷達(dá)為代表的多種形式雷達(dá)信號(hào)，具有傳統(tǒng)雷達(dá)模擬器無法比擬的優(yōu)點(diǎn)。依照設(shè)計(jì)方案進(jìn)行了電路實(shí)現(xiàn)，并完成了電路調(diào)試。測(cè)試表明該雷達(dá)信號(hào)模擬器完全滿足系統(tǒng)設(shè)計(jì)的各項(xiàng)指標(biāo)要求。

參考文獻(xiàn)：

[1]劉國歲.隨機(jī)信號(hào)雷達(dá)[M].北京：國防工業(yè)出版社，2005：92-195. LIU GUOSUI. Random signal radar[M]. Beijing：National Defense IndustrPress，2005：92-195.（in Chinese）

[2]陳伯孝.現(xiàn)代雷達(dá)系統(tǒng)分析與設(shè)計(jì)[M].西安：西安電子科技大學(xué)出版社，2012：116-122. CHEN BOIAO. Analsis and design of modern radar sstem[M].i’an：idian UniversitPress，2012：116-122.（in Chinese）

[3]張明友，汪學(xué)剛.雷達(dá)系統(tǒng)[M].北京：電子工業(yè)出版社，2011：266-269. ZHANG MINGOU，WANGUEGANG. Radar sstem [M]. Beijing：Publishing House of Electronics Industr，2011：266-269.（in Chinese）

[5]解冰一. S波段DDS激勵(lì)PLL寬帶頻率合成器的研究[D].合肥：合肥工業(yè)大學(xué)，2012.IE BINGI. Research on DDS incentive PLL wideband frequencsnthesizer in the S band[D]. Hefei：Hefei Universitof Technolog，2012.（in Chinese）

[6]王賢鏵.基于DDS的雷達(dá)信號(hào)模擬器設(shè)計(jì)[D].西安：西安電子科技大學(xué)，2011. WANGIANHUA. The design of radar signal simulator based on DDS[D].i’an：i’an Electronic and Science Universit，2011.（in Chinese）

[7]Analog Devices Inc. AD9910 datasheet[K]. Chelmsford：Hittite Microwave Corporation Inc.，2011.

[8]Hittite Microwave Corporation Inc. HMC440QS16G datasheet[K]. Chelmsford：Hittite Microwave Corporation Inc.，2009.

[9]張建斌.鎖相與頻率合成[M].北京：科學(xué)出版社，2011：21-22. ZHANG JIANBIN. PLL and frequencsnthesis[M]. Beijing：Science Press，2011：21-22.（in Chinese）

[10]楊杰，楊光，蔣國瓊.基于DDS激勵(lì)PLL寬帶低雜散頻率合成器[J].太赫茲科學(xué)與電子信息學(xué)報(bào)，2013，11 （5）：757-761.ANG JIE，ANG GUANG，JIANG GUOQIONG. Broadband low spurious frequencsnthesizer based on DDS ecited PLL[J]. Journal of Terahertz Science and Electronic Information，2013，11（5）：757-761.（in Chinese）

[11]LIM K，PARK C H，KIM D S，et al. A low-noise phaselocked loop design bloop bandwidth optimization[J]. IEEE Journal of Solid-State Circuits，2000，35（6）：802-810.

Design of An Ultra Wideband Radar Signal Simulator

ZHAN Chao1, 2, CAIin-ju1, LIU Shuang-qing3
（1. Department of Electronic and Information Engineering, NAAU,antai Shandong 264001, China; 2. The 92515thUnit of PLA, Huludao Liaoning 125001, China; 3. The 91341stUnit of PLA, Donggang Liaoning 118300, China）

Abstrraacctt:: In order to meet the needs of a certain tpe of radar equipment increased securitrequirements, a set of portable radar equipment detection sstem was developed, the ultra wideband radar signal simulator was the core of the detection sstem. The baseband signal of low frequencwas mied with the vibration signal of high frequencband twice to generate mankinds of radar signal simulation sstem in the range of 0.05~16GHz in the simulator. Finall, the circuit implementa?tion was completed. After signal test, the indicators of radar signal simulator reached the design requirements.

作者簡介：占超（1980-），男，碩士。

基金項(xiàng)目：部委基礎(chǔ)研究基金資助項(xiàng)目

收稿日期：2014-11-24；

DOI:10.7682/j.issn.1673-1522.2015.02.004

文章編號(hào)：1673-1522（2015）02-0116-04

文獻(xiàn)標(biāo)志碼：A

中圖分類號(hào)：TN955

修回日期：2015-01-04