劉晨，來新泉，劉從，王宏，張帆

1.西安電子科技大學(xué) CAD研究所，陜西西安 710071；2.空軍工程大學(xué)防空反導(dǎo)學(xué)院，陜西西安 710051 3.中國人民解放軍空軍93861部隊，陜西三原 713800

一種應(yīng)用于低壓差線性穩(wěn)壓器的新型折返限流電路

劉晨1，2，來新泉1，劉從1，王宏2，張帆3

1.西安電子科技大學(xué) CAD研究所，陜西西安 710071；2.空軍工程大學(xué)防空反導(dǎo)學(xué)院，陜西西安 710051 3.中國人民解放軍空軍93861部隊，陜西三原 713800

針對大功率負載的電源管理芯片容易出現(xiàn)過載、短路問題，提出一種利用采樣電流轉(zhuǎn)化為采樣電壓的限流模式折返保護電路。該電路限流環(huán)路利用緩沖器雙支路實現(xiàn)實時控制，其工作狀態(tài)隨輸入電壓有所轉(zhuǎn)變，hspices仿真實驗驗證了該電路限流值穩(wěn)定，基本不隨著電源電壓的變化而變化，而且芯片的短路功耗降低60%。采用聯(lián)華電子公司0.5 μm 5 V的CMOS工藝線在低壓差線性穩(wěn)壓器（LDO）中進行了投片驗證，實測芯片常值限流200 mA、折返限流80 mA，自身靜態(tài)電流極低僅2 μA左右。投片測試結(jié)果表明，該電路起到保護作用的同時，符合現(xiàn)代電源管理芯片對高效率低功耗的要求。

暫態(tài)分析；實時控制；電流限制；折返電路；低壓差線性穩(wěn)壓器

LDO線性電壓變換器作為電源管理芯片的一種，降低靜態(tài)電流是減小LDO功耗和優(yōu)化LDO指標各項性能的關(guān)鍵因素［1-3］。目前，大功率負載的電源管理芯片趨于把功率分立器件集成到芯片內(nèi)部，使得芯片內(nèi)部的功耗變得更大，特別是當輸出電流過載甚至短路時，功率管上輸出的大電流將會永久損害電源管理芯片和后端電阻產(chǎn)品。因此，過載、短路電流限制是電源管理芯片的重要研究方向［4-5］。針對電流過載、短路問題，本文從限流的原理出發(fā)，設(shè)計了一款結(jié)構(gòu)簡單、低功耗的應(yīng)用于線性穩(wěn)壓器的折返式限流保護電路，有效實現(xiàn)了過載電流保護及短路電流折返功能。

1　限流保護的類型

1.1LDO線性穩(wěn)壓器中實現(xiàn)限流保護常采用的方法

1.1.1電流比較方式

此種方式通常將采樣負載電流與基準電流作比較［6-7］，如圖1a）所示，利用輸出信號VC控制功率管，達到限制甚至關(guān)斷LDO調(diào)整管的輸出電流。此種方法的靜態(tài)電流隨著負載的增加增大，而現(xiàn)代芯片要求靜態(tài)功耗逐步減小以提高效率，從此點出發(fā)，該方法在一定程度上限制了其應(yīng)用。

圖1　限流保護電路常用的比較方式

1.1.2 電壓比較方式

如圖1b）所示，通過采樣電阻將采樣負載電流轉(zhuǎn)換成一個標示其大小的電壓信號，用此電壓與所設(shè)置的閾值作比較得到的輸出結(jié)果來調(diào)節(jié)功率管的導(dǎo)通特性［4，7］。由于此種方法不需要額外的基準電流，同時，采樣電流比較小，為μA級，故而消耗的功率比較小。

以上2種LDO限流電路的設(shè)計通常要滿足：

1）未發(fā)生限流時，限流不影響LDO的正常輸出；

2）當限流出現(xiàn)時，限流保護電電路應(yīng)該影響甚至取代LDO的負反饋環(huán)路；

3）在限流消失后，能恢復(fù)到正常輸出狀態(tài)。

1.2限流模式

限流電流根據(jù)啟動時的工作狀態(tài)可以分為以下4種模式［7］：

圖2　限流電路的4種工作模式

1）折返模式

如圖2a）所示，在芯片啟動的過程中，輸出電流從V1、I1開始建立，折返限流值隨著輸出電壓的升高逐步增大，在達到設(shè)置的輸出電壓V3時，限流值達到最大值I3。此種方法具有實現(xiàn)電路簡單、占用面積較小的優(yōu)點，且隨著折返電流精確度不高問題的解決，該限流方法在一些產(chǎn)品中得以應(yīng)用，但在輸出電壓較低情況下，出現(xiàn)的“栓鎖效應(yīng)”限制了其廣泛應(yīng)用［8］。

2）折返、限流模式

由于折返模式的精確性不足，人們提出了折返、限流模式。如圖2b）所示，其啟動過程與折返模式啟動過程類似，但當輸出電壓達到設(shè)定的值V3后，輸出電流以I3輸出。限流、折返電路與折返電路一樣具有實現(xiàn)電路簡單、功耗低、面積小的優(yōu)點，但同樣也有栓鎖效應(yīng)的缺陷。

3）限流、限流模式

為克服模式1、2的缺陷，出現(xiàn)了限流、限流模式。如圖2c）所示，在上電的過程中，在Vout低于設(shè)定值V2的情況下，調(diào)整管以值I2輸出電流，隨著輸出電壓的升高，到達V3時，限流值切換到I3，即以I3值輸出。雖然克服了啟動誤判的問題，卻導(dǎo)致新問題的出現(xiàn)：當輸出電壓出處在V3～V4之間時，輸出電流依然維持在I3，使得功耗損失較大。

4）限流、折返模式

如圖2d）所示，折返、限流模式克服了以上幾種模式的缺點，能夠較好實現(xiàn)折返、限流功能，但功耗、復(fù)雜程度、占用面積上大大超過了模式1、2及3。

鑒于以上模式的優(yōu)缺點，本文所提出的限流電路采用電壓比較方式的限流、限流模式，此種模式較好克服了模式1、2啟動過程中的缺陷，并且較模式4而言，具有電路簡單、功耗低、占用面積非常小的優(yōu)點。

2　本文提出的限流電路架構(gòu)圖

2.1原理分析

如圖3所示，電路由EA模塊及ILIMIT模塊組成，其中EA模塊包括：折疊式運放、電流差分、buffer、PSRR調(diào)節(jié)部分及VCBU環(huán)路補償端口［9］。運放對電壓信號VREF、VFB進行差分放大，然后，經(jīng)buffer中MN6、MP13支路實現(xiàn)對功率管驅(qū)動電壓（PDRV）的調(diào)節(jié)：①動態(tài)調(diào)整MP7、MP8的gate端電壓，實現(xiàn)對MP8支路中電流的動態(tài)調(diào)節(jié)，通過MN6對MN5的鏡像作用形成第一部分下拉電流；②運放的輸出端AMPOUT作用于MN7、MN8，動態(tài)調(diào)整c點電壓，使得流經(jīng)MP12、MP13的電流構(gòu)成第二部分下拉電流。兩支路在限流功能中的作用會在限流、短路折返過程中闡述。其中電流差分、PSRR調(diào)節(jié)部分可以實現(xiàn)所設(shè)計的LDO的高PSRR作用，由于重點在ILIMIT，此功能在此處不作詳述。

圖3　EA-ILIMIT架構(gòu)圖

VB3為限流部分輸出信號，輸入到EA模塊的電流差分及buffer部分，它隨著輸出電流的增加而增加。若輸出電流在正常帶載范圍內(nèi)，VB3信號不影響輸出電流。但輸出電流超出最大負載后，限流控制信號逐步減弱甚至消除環(huán)路的負反饋作用，即：VB3改變MP9、MP13的導(dǎo)通特性，從而實現(xiàn)對下拉電流的控制，進而實現(xiàn)對PDRV的控制，最終實現(xiàn)限流功能。具體分析計算如下：

設(shè)單位電流為I，采樣電流為Isense，因此可得流經(jīng)采樣電阻R3上的值：

式中，n為功率管（因不屬于本模塊故圖中未畫出）與采樣管MS比例。從而可得：

由MOS管的V-I特性可知：

由公式（1～6）的聯(lián)立可得到結(jié)論：VB3與Iout正相關(guān)。

當Vg=Vk時，由公式（1）～（4）可得最大輸出電流Imax為

由（7）可知，在給定的偏置電流為I的情況下，限流值Imax與R1、R2成正比，與R3值成反比。當輸出負載的減小，輸出電流趨于增大，EA的折疊運放的反饋作用趨于使得流經(jīng)MP8電流增大即：Rload↓→Vout↓→VFB↓→Vgate-MP8↓→IMP8↑→IMP6↑→PDRV↓→Iout↑→Vout↑（注：↑表示上升，↓表示下降）。與EA的反饋作用相反，VB3電壓隨著Iout的增加而增加，趨于使得MP8中電流減小，逐步削弱EA的負反饋調(diào)節(jié)作用，最終使輸出電流不超過Imax。輸出電流達到限流值后維持不變，輸出電壓Vout隨著負載電阻的減小而減小，當Vout＜Vth-MN12時，MN12關(guān)斷，d點電壓被拉為高電平，經(jīng)過電流源反相器e點電平輸出為低，開關(guān)管MP20導(dǎo)通，屏蔽掉R1，此時，最大輸出電流變?yōu)槎搪氛鄯惦娏鱅foldback，相應(yīng)的公式（7）可改寫為

從公式（7）、（8）可以看出，通過調(diào)節(jié)R1、R2的大小可以調(diào)節(jié)Ifoldback的大小，即控制Ifoldback與Imax的比例關(guān)系。

2.2不同輸入電源電壓情況下Imax的實現(xiàn)過程

隨著輸出電流的增大，EA的負反饋作用逐步減弱，ILIMIT限流環(huán)路的負反饋作用逐步加強，達到限流值后，前者被后者完全取代。本文中提出的限流環(huán)路利用buffer雙支路（即MN6、MP13支路）實現(xiàn)，其工作狀態(tài)隨輸入電壓有所轉(zhuǎn)變，具體分析如下：

MN6支路偏置電流隨輸入電源電壓變化，為實現(xiàn)限流值的穩(wěn)定，利用MP13支路進行互補；輸出電流達到限流值后維持不變，輸出電壓隨著負載電阻的減小而減小，隨著負載電阻的進一步減小使MP1的偏置電流I5=I6全部流過MP3管，易得I3=I4=I2-I5=I2-6I=10I-6I=4I，即流經(jīng)MN1、MN2管的電流不再發(fā)生改變，為常值。通常，MOS管子流過的電流與電壓的關(guān)系為：

由公式（9）可得：

式中，MN2工作于線性區(qū)。

由公式（9）、（10）可知，MP7、MP8的gate端電位在不同的輸入電壓下基本保持不變。設(shè)輸入電源電壓的增加量為Δvin，MP7、MP8的跨導(dǎo)分別為：gm-MP7，gm-MP8，MP8、MP9的導(dǎo)通阻抗為ro-MP8，ro-MP9。由于MP6的溝道調(diào)制效應(yīng)，a點隨輸入電源增加量為Δv，其中Δvin?Δv。則根據(jù)小信號分析可得：

由（11）、（14）可得：

公式（15）顯示，MP7管的電流隨著輸入電源電壓增大逐步增大，MP8管的電流隨著輸入電源電壓增大逐步減小，導(dǎo)致鏡像入MN6管的電流逐步減小，下拉作用減小，使得限流值在不同的電源電壓下變動較大。為改善這一缺陷，增加了由MP12、MP13組成的第2路下拉偏置電流支路。

一般情況下，MN6、MP13支路均有電流流過，由此2條反饋構(gòu)成環(huán)路共同作用將限流值穩(wěn)定在Imax。在電源電壓較高或較低極端情況下，此2支路構(gòu)成的限流環(huán)路的轉(zhuǎn)換過程為：在電源電壓較低時，由MP12、MP13組成的支路正常工作需要Vmin-PDRV= VB3+VTH-MP13+VDS-MP12，由于PDRV電壓較低，該支路無法正常工作。由MP7、MP8、MP9、MN5、MN6、PDRV、VB3、Iout、MP18及MP19構(gòu)成反饋環(huán)路，使得限流電流維持在Imax，即：Iout↑→VB3↑→IMP5↓→IMP6↓→PDRV↑→Iout↓，反之，Iout↓→VB3↓→IMP5↑→IMP6↑→PDRV↓→Iout↑。隨著輸入電源的增加，MN6管的電流逐步減小，其反饋調(diào)節(jié)逐步減弱，由MP13、VB3、PDRV、Iout、MP18、MP19構(gòu)成的負反饋環(huán)路作用逐步增強，當MN6中無電流流過時，則：

其中：“｜”代表并聯(lián)。

環(huán)路中的限流值僅由此支路構(gòu)成的環(huán)路決定，使其維持在Imax，其負反饋作用為：Iout↑→VB3↑→ro-MP13↑→PDRV↑→Iout↓，反之，Iout↓→VB3↓→ro-MP13↓→PDRV↓→Iout↑。

在折返限流情況下，MN6、MN13在高、低電源下的工作狀態(tài)與在常值限流情況下的工作狀態(tài)相同，不再贅述。

由于限流部分的靜態(tài)偏置電流I的值為460 nA，且設(shè)置MP15尺寸為W=1 μm，L=100 μm，MN12尺寸為W=5 μm，L=1 μm，以保證正常工作情況下d點維持低電平，且減小該部分工作時的靜態(tài)功耗。由于反相器不消耗電流，限流部分的靜態(tài)電流為2 μA，在面積允許情況下通過增大R1、R2的值可進一步減小靜態(tài)電流到1 μA。

3　仿真驗證

采用HJ 0.5 μm 5V COMS Process，借助candance hspices工具對提出的折返式限流電路進行仿真。仿真結(jié)果包含Iilmimt-VIN曲線、Ifoldback-VIN曲線、Iout-Rload曲線及ilimit模塊的Iq-VIN曲線。圖4a）為Iilmimt-VIN曲線，從圖中可以看出，在輸入電壓從2.3～6V范圍內(nèi)，Iilmimt限流值變化13.79 mA，能夠?qū)崿F(xiàn)最大帶載150 mA情況下的限流功能；圖4b）中Ifoldback-VIN曲線顯示，在輸出端判斷為短路后，Ifoldback降低到大約80 mA，在輸入電壓從2.3 V上升到6 V，該值變化量為5.6 mA，成功實現(xiàn)短路情況下折返限流的作用；圖4c）顯示Iout-Rload曲線，其中Rload在10 ms范圍內(nèi)由18 Ω減小到0.1 Ω，輸出電流結(jié)果顯示，電路成功實現(xiàn)限流（203.9 mA）、折返限流（81.83 mA）功能；圖4d）顯示，在帶載150 mA情況下，Iq-VIN曲線，最大靜態(tài)功耗2.08 μA，在面積允許的情況下，可以通過增大R1、R2的值進一步減小靜態(tài)電流到1 μA。

圖4　折返式限流電路仿真結(jié)果

4　結(jié) 論

本文成功設(shè)計了一種結(jié)構(gòu)簡單應(yīng)用于低壓差線性穩(wěn)壓器的限流保護電路，實現(xiàn)了限流200 mA、折返限流80 mA的功能，同時自身消耗靜態(tài)電流很小。仿真驗證表明限流值穩(wěn)定，輸出電流基本不隨著電源電壓變化而改變，起到了保護電路的作用。

［1］ Bontempo G，Signorelli T，Pulvirenti F.Low Supply Voltage，Low Quiescent Current，ULDO Linear Regulator［C］∥IEEE International Conference on Electronics，Circuits and Systems，2001：409-412

［2］ Sai Kitlau，Ka Nangleung，Philip K T Mok.Anaysis of Low-Dropout Regulator Topologies for Low-Voltage Regulation［C］∥IEEE International Conference on Electron Devices and Solid State Circuits，2003：379-382

［3］ Li Yanming，Lai Xinquan，Jia Xinzhang，et al.A Fast Transient Response and Low-Quiescent Current CMOS Low-Dropout Regulator［J］.Acta Electronica Sinica，2009，37（5）：1130

［4］ Guo Jianping，Ka Nang Leung.A Fold-Back Current-Limit Circuit with Load-Insensitive Quiescent Current for CMOS Low Dropout Regulator［C］∥IEEE International Symposium on Circuits and Systems，2009：2417-2420

［5］ Lin Chuan，F(xiàn)eng Quanyuan.Design of Current Limiting Circuit in Low Dropout Linear Voltage Regulator［C］∥IEEE AMPC2005 Proceedings，2005

［6］ Li Yanming，Mao Xiangyu，Wang Hongyi，et al.An Improved Hiccup Mode Short-Circuit Protection Technique with Effective Overshoot Suppression for DC-DC Converters［J］.IEEE Trans on Power Electronics，2013，28（2）：877-885

［7］ Cheng X J，Wu X.A High-Performance Foldback Current Limiting Circuit for Improving Regulators′Latch-up Effect［C］∥IEEE International Conference on Communications on Circuits and Systems Proceedings，2006，30：2248-2250

［8］ Qian Min.Study on the Mechanism of Latch-Up Effect in CMOS IC and Its Countermeasures［J］.Journal of Suzhou University，2013，19：31-38

Design of a New Foldback Current-Limit Circuit in
Low-Dropout Linear Regulator

Liu Chen1，2，Lai Xinquan1，2，Liu Cong1，Wang Hong2，Zhang Fan3
1.Institute of Electronic CAD，Xidian University，Xi′an 710071，China 2.Key Lab of High-Speed Circuit Design and EMC，Ministry of Education，Xidian University，Xi′an 710071，China 3.PLA，No.93861 Troop，Sanyuan 713800，China

A new circuit that transfer sensing current into sensing voltage under a current limiting mode with foldback protection system，is presented in this paper，implemented in 0.5μm 5V CMOS process and verified by Cadence and Hspice simulation.Experimental result verifies that the maximum current limit of the proposed LDO is set to be 200mA，and the foldback current limit is 80mA.Thus，the power consumption of the chip can be saved up to 60%at the foldback circuit condition，which also decreases the risk of damaging the power transistor and makes it widely used in all kinds of power management of microprocessors，moreover，the circuit features simple structure and low quiescent power consumption.

Transient analysis，Real time control，Current Limiter，F(xiàn)oldback circuit，Low Linear dropout regulator（LDO）

TN911.7

A

1000-2758（2015）06-1035-06

2015-04-28

國家自然科學(xué)基金（61106026）與中央高?；緲I(yè)務(wù)費（K2014408201）資助

劉晨（1977—），空軍工程大學(xué)講師，主要從事電路與系統(tǒng)專業(yè)研究。