艾國齊　汪延明　苗振林　楊丹

一、前言

本文探討了傳統(tǒng)小尺寸正裝芯片存在P、N焊盤距離太近無法焊線的缺陷，為了解決這個難題，采用新型電極結(jié)構(gòu)設(shè)計，芯片正面只設(shè)計一個P焊盤，在芯片側(cè)壁設(shè)計N電極線，這樣只需對P焊盤打線，不僅解決小尺寸芯片焊線困難的問題，還能提高芯片的發(fā)光亮度。

隨著LED突飛猛進(jìn)的發(fā)展，LED從外延到到芯片、封裝亮度都得到了大幅度提升，隨著亮度的提升，在相同lm值需求下，我們所需要的芯片數(shù)量可以減少，芯片的面積也可以在一定程度上縮小，對于正裝結(jié)構(gòu)而言，芯片尺寸的縮小，芯片正極（P）和負(fù)極（N）之間的間距也不斷縮減，當(dāng)芯片尺寸縮小到一定尺寸時，比方說對于5.5*5.5mil2的芯片而言，對于水平結(jié)構(gòu)的P、N電極在封裝廠是無法完成焊線操作的。為此，本文提出一種新的設(shè)計方法，解決由于尺寸過小，P、N間距過近無法焊線的問題。

二、新型LED小尺寸芯片設(shè)計

1、芯片圖形設(shè)計

傳統(tǒng)正裝5.5*5.5mil2芯片設(shè)計P電極和N電極均在同一側(cè)，如圖一所示，從圖形結(jié)構(gòu)看，目前市場上P、N焊盤尺寸以60μm計算，P和N焊盤占據(jù)芯片大部分面積，其中P焊盤中心到N焊盤中心間距約為60μm，根據(jù)目前封裝廠焊線瓷嘴尺寸要求，深圳某封裝大廠要求P、N焊盤間距至少大于100μm，否則在焊線過程中兩個瓷嘴會碰撞到一起，無法完成焊線操作，同時還可以發(fā)現(xiàn)，P焊盤一邊已經(jīng)與N-GaN邊緣相連，這樣的設(shè)計會導(dǎo)致芯片應(yīng)用時出現(xiàn)漏電等品質(zhì)異常現(xiàn)象，由此可以看出，對于5.5*5.5mil2后者更小面積的芯片，用傳統(tǒng)正裝結(jié)構(gòu)的設(shè)計方法無法實現(xiàn)。于是我們按照圖一設(shè)計可以解決，圖一設(shè)計芯片正中間為P焊盤，外圍一圈為N電極，在封裝廠只需要對中間的P焊盤打線，N電極線通過填充導(dǎo)電膠實現(xiàn)導(dǎo)電，無需焊線，因此，不會存在因為芯片面積小而無法焊線的問題。圖二是新型電極設(shè)計（左）傳統(tǒng)電極設(shè)計（右）。圖三是新型電極設(shè)計焊線圖（左）傳統(tǒng)電極設(shè)計（右）。

2、芯片工藝設(shè)計

傳統(tǒng)芯片工藝路線如下：1、外延片清洗，去除表面污染和氧化物，2、透明導(dǎo)電層圖形轉(zhuǎn)移，3、干法刻蝕露出N型臺階，4、沉積鈍化層，5、制作正負(fù)電極，6、wafer研磨減薄，7、wafer切割裂片，8、測試分選。

新型電極設(shè)計工藝路線：1、外延片清洗，去除表面污染和氧化物，2、干法刻蝕露出N型臺階，3、對wafer進(jìn)行正面切割，4、對wafer進(jìn)行側(cè)壁清洗，溶液為硫酸與磷酸的混合溶液，5、透明導(dǎo)電層圖形轉(zhuǎn)移，6、沉積鈍化層，7、制作正負(fù)電極，8、wafer研磨減薄，9、wafer裂片，10、測試分選。

新型電極設(shè)計在工藝上的重點在于步驟3和步驟7，正面切割的寬度和深度對N電極的制作起到至關(guān)重要的作用，切割寬度太寬會影響臺面上N電極寬度，切割太窄芯片側(cè)壁不容易鍍上金屬，從而影響N電極導(dǎo)電。

3、電性測試

將一片外延片一分為二，一半按照新型電極設(shè)計制作成5.5*5.5mil2芯片，另外一半按照傳統(tǒng)電極設(shè)計成尺寸為6*7mil2芯片，制成樣品后進(jìn)行測試，測試數(shù)據(jù)如下：

從測試數(shù)據(jù)來看，新型電極結(jié)構(gòu)設(shè)計5.5*5.5mil2測試值比傳統(tǒng)電極結(jié)構(gòu)6*7mil2芯片要高，該設(shè)計不僅能解決小尺寸焊線問題，同時還能提高芯片的發(fā)光亮度。

三、結(jié)論

1、新型電極結(jié)構(gòu)設(shè)計只需對P電極進(jìn)行焊線，N電極通過填充導(dǎo)電膠實現(xiàn)導(dǎo)電，因此可以實現(xiàn)小尺寸芯片的設(shè)計與制作。

2、由于芯片正面只有P電極焊盤，所以芯片發(fā)光面積相對增加，增加了芯片的發(fā)光亮度。

（作者單位：湘能華磊光電股份有限公司）