孫 旭,龐征斌,黎 淵

(1.國防科學(xué)技術(shù)大學(xué) 計(jì)算機(jī)學(xué)院,湖南 長沙 410073;2.國防科技大學(xué) 并行與分布式計(jì)算重點(diǎn)實(shí)驗(yàn)室,湖南 長沙 410073)

Pin-cap和NDW對延遲計(jì)算精度的影響

孫 旭1,龐征斌2,黎 淵1

(1.國防科學(xué)技術(shù)大學(xué) 計(jì)算機(jī)學(xué)院,湖南 長沙 410073;2.國防科技大學(xué) 并行與分布式計(jì)算重點(diǎn)實(shí)驗(yàn)室,湖南 長沙 410073)

由于仿真工具本身及外部一些因素的限制,在特征化時(shí)序庫時(shí)不可能產(chǎn)生出與理想器件完全一致的時(shí)序庫延時(shí)計(jì)算模型。為了建立更為精確的延時(shí)計(jì)算模型,cadence將多輸入引腳電容模型與規(guī)范化驅(qū)動(dòng)波形的概念引入到有效電流源模型。文中通過使用時(shí)序分析工具對時(shí)序庫進(jìn)行關(guān)鍵路徑仿真,并將分析結(jié)果與Spectre仿真結(jié)果進(jìn)行對比,研究在ECSM中標(biāo)準(zhǔn)單元的接收端建立多輸入引腳電容模型所帶來的時(shí)序差異,以及NDW對延遲計(jì)算精度的影響。研究表明,ECSM庫若同時(shí)結(jié)合pin-cap與NDW的使用,將會更有利于延遲的精確計(jì)算,從而得到更為實(shí)際的時(shí)序分析結(jié)果。

有效電流源模型;引腳電容模型;規(guī)范化的驅(qū)動(dòng)波形;等價(jià)波模型

研究基于Cadence公司的ECSM時(shí)序庫,在SMIC公司65 nm以下的某個(gè)工藝節(jié)點(diǎn)下運(yùn)用Cadence公司相關(guān)后端設(shè)計(jì)與仿真工具(EDI,ETS,Spectre)進(jìn)行。其中EDI用于布局布線和RC抽取,ETS用于時(shí)序分析,Spectre用來做路徑仿真。

Lib視圖是利用Spice網(wǎng)表和器件模型,通過外部仿真器進(jìn)行晶體管級仿真所產(chǎn)生的一種延時(shí)計(jì)算模型[1-2]。為驗(yàn)證時(shí)序庫的精確度,通常需要用ETS工具對其進(jìn)行時(shí)序分析,并將分析結(jié)果與基于Spice網(wǎng)表的路徑仿真結(jié)果進(jìn)行對比[1],來分析時(shí)序庫的精度和時(shí)序分析工具的性能。將ETS的時(shí)序報(bào)告與Spectre延遲報(bào)告的差值用百分比表示,理想的結(jié)果是二者的差值為0%。差值越大,說明時(shí)序庫精度越低。整個(gè)過程稱為Timing Correlation或Timing QA。ECSM 模型進(jìn)行Timing Correlation的精度一般會限制在3%以內(nèi)[2]。ETS工具內(nèi)置有對電路關(guān)鍵路徑進(jìn)行Timing Correlation的功能,具體流程如圖1所示。

圖1 時(shí)序庫分析流程

1 pin-cap對延遲精度的影響

在基于參數(shù)的時(shí)序庫模型中,輸出電容值是輸入信號斜率和輸出負(fù)載的函數(shù),該模型比傳統(tǒng)的僅基于輸入的模型擁有更高的精度[3]。基于參數(shù)的pin-cap在時(shí)序庫中的定義如圖2所示。其中一個(gè)ecsm_capacitance稱為pin-cap 模型,pin-cap中的threshold_pct值根據(jù)pin-cap的數(shù)量在特征化時(shí)序庫進(jìn)行單元表征時(shí)指定[4]。pin-cap越多,ECSM 對capacitance的模擬越精細(xì),分析的結(jié)果也越準(zhǔn)確,當(dāng)然pin-cap不可以無窮多,它需要根據(jù)實(shí)際情況,由工藝、電壓、溫度(PVT)等因素共同確定。

圖2 時(shí)序庫中pin-cap的定義

1.1 3pin-cap模型的波形傳遞

對于40 nm/28 nm及以下工藝,3個(gè)pin-cap模型的ECSM庫在接收端捕獲米勒效應(yīng)所產(chǎn)生波形時(shí)缺乏靈活性,從而導(dǎo)致其延遲計(jì)算結(jié)果與真實(shí)值之間存在較大差異[5]。如圖3所示,反相器I1的接受端ETS仿真波形因3pin-cap ECSM模型的不靈活而發(fā)生畸變,這種畸變通過反相器的相對放大,在其驅(qū)動(dòng)端體現(xiàn)為與Spice的仿真結(jié)果存在較大偏差,這會對路徑的時(shí)延分析帶來較大影響。

圖3 3pin-cap模型波形傳遞

1.2 8pin-cap模型的波形傳遞

如圖4所示,8 pin-cap的ECSM模型的時(shí)序仿真波形與spice相比,差異較小。這主要得益于ECSM對輸入端電容更為精細(xì)化的模擬[6]。從3個(gè)pin-cap增大到8個(gè)pin-cap,ECSM對單元延時(shí)的模擬更加靈活,延遲計(jì)算工具在進(jìn)行延遲計(jì)算時(shí)可以根據(jù)實(shí)際電路的RC參數(shù),更準(zhǔn)確地選擇對應(yīng)的pin-cap模型進(jìn)行延遲模擬。

圖4 8pin-cap模型波形傳遞

1.3 8pin-cap庫與3pin-cap庫仿真對比

表1是分別用ETS和Spectre工具對8pin-cap和3pin-cap ECSM庫進(jìn)行timing correlation的分析結(jié)果。表中數(shù)據(jù)均以Spectre仿真結(jié)果作為基準(zhǔn),將靜態(tài)時(shí)序分析結(jié)果與之做比對,若結(jié)果為正,說明ETS仿真延時(shí)>Spectre仿真延時(shí);反之,則說明ETS仿真延時(shí)

表1給出了TT 端腳,T=25 ℃,V=0.95 V條件下,3種典型電路的Timing Correlation結(jié)果。從表中可以看出,對于3種典型電路,8pin-cap-NDW的ECSM庫都具有更好時(shí)序分析結(jié)果,其ETS和Spectre的仿真結(jié)果之間的延時(shí)差值基本都控制在±3%以內(nèi)。且8pin-cap最差的Correlation結(jié)果均遠(yuǎn)低于3pin-cap。

表1 3種電路Timing Correlation 結(jié)果(TT,T=25 ℃,V=0.95 V)

為說明3pin-cap和8pin-cap對延時(shí)計(jì)算的差異,以Buffer電路為例,將其Correlation波形用曲線圖直觀的展現(xiàn)出來,如圖5所示。

圖5 Buffer Cell Mload電路的Correlation波形(TT,T=25 ℃,V=0.95 V)

2 NDW對延遲精度的影響

傳統(tǒng)的延遲計(jì)算工具根據(jù)信號的輸入斜率和輸出負(fù)載來計(jì)算延遲[6],然而,隨著工藝的不斷進(jìn)步,這種方法已難以滿足先進(jìn)工藝對計(jì)算精度的需求。

波形對延遲的影響系數(shù)很大。傳統(tǒng)意義上,延遲計(jì)算工具都是在單元的輸入端加載一個(gè)具有特定斜率的規(guī)范化驅(qū)動(dòng)波形來計(jì)算單元輸出端的響應(yīng),如圖6所示。當(dāng)實(shí)際電路中驅(qū)動(dòng)器的驅(qū)動(dòng)特征與特征化時(shí)序庫單元的輸入波形不一致時(shí),這種方法就有可能會引起功能性錯(cuò)誤。這是因?yàn)椴煌牟ㄐ魏苡锌赡芫哂邢嗤男甭?而延時(shí)精度是輸入波形的函數(shù)。因此,即使波形的斜率相同,不同的波形也可能會計(jì)算出不同的延遲值。

圖6 傳統(tǒng)的延時(shí)計(jì)算方法

2.1 預(yù)驅(qū)動(dòng)波型對波型傳遞的影響

如圖7所示,以預(yù)驅(qū)動(dòng)單元BUFX16和BUFX2特征化出來的兩個(gè)庫為例。設(shè)二者波形不同,但具有相同的輸入斜率,將BUFX16作為預(yù)驅(qū)動(dòng)單元的庫,所有被BUFX16驅(qū)動(dòng)的門的延時(shí)精度將明顯高于其他驅(qū)動(dòng)單元所驅(qū)動(dòng)的門的延時(shí)。在此例中,實(shí)例I4的延時(shí)計(jì)算更為精確,因其由BUFX16驅(qū)動(dòng),輸入波形與預(yù)驅(qū)動(dòng)波形一致。而其他單元?jiǎng)t因?qū)嶋H驅(qū)動(dòng)單元的輸入波形與預(yù)驅(qū)動(dòng)單元波形不一致,從而對延時(shí)產(chǎn)生較大的影響。

圖7 預(yù)驅(qū)動(dòng)波型對波型傳遞的影響

為提高延遲計(jì)算精度,有必要將波形及其傳遞作為延遲計(jì)算的一個(gè)考慮因素。如圖8所示,等價(jià)波模型(Equivalent Waveform Model,EWM)根據(jù)各接收端的輸入波形來計(jì)算等價(jià)響應(yīng),并調(diào)節(jié)互聯(lián)線延遲[7]。這種調(diào)節(jié)補(bǔ)償了下一級因沒有真實(shí)的波形信息而引起不精確的延遲計(jì)算。如果將Spectre的仿真延遲作為參考基準(zhǔn),那么EWM能夠在很大程度上縮小與之相比的延遲誤差。

圖8 規(guī)范化的驅(qū)動(dòng)波型對波型傳遞的影響

等價(jià)波形傳遞(Equivalent Waveform Propagation,EWP)是在每個(gè)單元的輸入端存儲實(shí)際波形而不是波形的斜率,這就使得實(shí)際波形能夠在路徑上傳遞,并用于后一級時(shí)序分析,從而解決上述問題。EWP在EWM的基礎(chǔ)上進(jìn)一步提高了延遲的計(jì)算精度,在28 nm及更先進(jìn)的工藝中,時(shí)序庫中定義的NDW對EWM/EWP來說是其先決條件。因此預(yù)驅(qū)動(dòng)單元的選取以及NDW的精度直接決定著EWM/EWP對時(shí)序的好壞。

2.2 NDW庫與非NDW庫的時(shí)序仿真結(jié)果比對

通過表格來總體上了解二者的差異。溫度為25 ℃時(shí),TT 端腳下的3種典型電路結(jié)構(gòu)的Correlation結(jié)果如表2所示。以Buffer電路為例,帶有NDW的 ECSM庫的Correlation絕對均值為0.70%,最差Correlation結(jié)果出現(xiàn)在mload_10_1節(jié)點(diǎn),其值為1.31%。而不帶NDW庫的絕對均值則為4.31%,最大Correlation值則高達(dá)-6.11%。二者的差值顯著,這也說明NDW對時(shí)序的影響較大。

表2 NDW與non-NDW的ECSM庫correlation結(jié)果(TT,T=25 ℃,V=0.95 V)

圖9為Buffer電路結(jié)構(gòu)的Correlation結(jié)果分布圖。可以看出,不帶NDW的庫具有明顯的設(shè)計(jì)缺陷。無論何種電路結(jié)構(gòu),其Correlation都遠(yuǎn)不如帶有NDW的庫。

圖9 Buffer Cell Mload電路Correlation波形(TT,T=25 ℃,V=0.95 V)

3 結(jié)束語

從分析可知,ECSM 庫若同時(shí)結(jié)合NDW與pin-cap的使用,將會更有利于延遲的精確計(jì)算,從而得到更為實(shí)際的時(shí)序分析結(jié)果。推薦使用8個(gè)以上的pin-cap。其中,至少要有3個(gè)pin-cap分別代表上升/下降斜率的高/低門限值,以及延遲計(jì)算測量點(diǎn)(50%)。其余5個(gè)pin-cap值則需要能夠精確反應(yīng)驅(qū)動(dòng)波形。因此,建議在ECSM 時(shí)序庫中同時(shí)引入規(guī)范化的驅(qū)動(dòng)波形和多個(gè)輸入引腳電容模型。

[1] Christoph Knoth,Veit B Kleeberger,Petra Nordholz,et al.Fast and waveform independent characterization of current source models[C].Behavioral Modeling and Simulation Workshop (BMAS),IEEE,2009:90-95.

[2] Amit Goel,Sarma Vrudhula.Current source based standard cell model for accurate signal integrity and timing analysis[C].Design,Automation and Test in Europe,2008:574-579.

[3] Cadence.Spice correlation made easy by encounter timing system [EB/OL].(2012-10-10)[2014-10-22]http://community.cadence.com/cadence_blogs_8/b/di/archive.

[4] Peter Feldman,Soroush Abbaspour,Debjit Sinha,et al.Driver Waveform computation for timing analysis with multiple voltage threshold driver models[C].Design Automation Conference (DAC),45th ACM/IEEE,2008:425-428.

[5] Cadence.Effective current source model[EB/OL].(2008-07-12)[2014-10-22]http://www.cadence.com/Alliances/languages/Pages/ecsm.aspx.

[6] Amin C,Kashyap C,Menezes N,et al.A multi-port current source model for multiple-input switching effects in CMOS library cells[C].In DAC,43rd ACM/IEEE,2006:247-252.

[7] Li P,Feng Z,Acar E.Characterizing multistage nonlinear drivers and variability for accurate timing and noise analysis[J].IEEE Transactions on VLSI Systems,2007,15(11):1205-1214.

Effects of Pin-cap and NDW on Delay Calculation Precision

SUN Xu1,PANG Zhengbin2,LI Yuan1

(1.School of Computer science,National University of Defense Technology,Changsha 410073,China;2.Key Laboratory of Parallel and Distributed Computing,National University of Defense Technology,Changsha 410073,China)

Due to the constraints from the simulation tool and some external factors,it is impossible to create a liberty delay calculation model which is fully consistent with the actual device when characterizing timing library.In order to build a more accurate delay calculation model,the concept of Multiple Input Pin Cap Model (pin-cap) and normalized driver waveform (NDW) is introduced into the Effective Current Source Model (ECSM) by Cadence.This paper is intended to study the difference between timing correlation results caused by the multiple input pin-cap model and the NDW in ECSM,by means of performing accurate comparison of STA timing results with Spice path based simulation.Research shows that the ECSM library,if combined with pin-cap and NDW,will be more conducive to the accurate calculation of delay,thus getting more credible timing analysis results.

ECSM;pin-cap model;NDW;EWM

2014- 10- 23

國家高技術(shù)研究發(fā)展計(jì)劃基金資助項(xiàng)目(863計(jì)劃)(2013AA014301)

孫旭(1988—),男,碩士研究生。研究方向:數(shù)字集成電路。E-mail:bigbengua@icloud.com。龐征斌(1972—),男,研究員。研究方向:計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)和高性能結(jié)點(diǎn)機(jī)。黎淵(1984—),男,研究員。研究方向:FPGA的硬件加速系統(tǒng),芯片驗(yàn)證技術(shù)。

10.16180/j.cnki.issn1007-7820.2015.05.002

TN

A