張偉棟，李　濤

一種基于FPGA的高集成度技術(shù)研究設(shè)計(jì)

張偉棟1，李濤2

（1.中國(guó)航空計(jì)算技術(shù)研究所，陜西西安710065；2.中航飛機(jī)西安分公司，陜西西安710089）

綜合核心處理機(jī)作為新綜合化航空電子系統(tǒng)的核心，在航電系統(tǒng)中占有極重要的地位。綜合核心處理機(jī)執(zhí)行主要的航電處理任務(wù)，需要具有強(qiáng)大的處理能力，同時(shí)受到空間的限制，必須具有十分小的體積，于是對(duì)綜合核心處理機(jī)提出了高性能和高集成度的要求。SoC技術(shù)是實(shí)現(xiàn)高集成度技術(shù)的關(guān)鍵，F(xiàn)PGA技術(shù)也可以實(shí)現(xiàn)高集成度技術(shù)。介紹了一種使用FPGA實(shí)現(xiàn)高集成度技術(shù)的方法。比較了SoC技術(shù)和FPGA技術(shù)，分析了各自的優(yōu)缺點(diǎn)，結(jié)果表明，使用FPGA所需功能都可實(shí)現(xiàn)，而且簡(jiǎn)化了硬件設(shè)計(jì)。

片上系統(tǒng)；可編程門陣列；專用芯片；高集成度

0　引言

隨著計(jì)算機(jī)技術(shù)、通信技術(shù)、存儲(chǔ)技術(shù)及液晶顯示技術(shù)的飛速發(fā)展與日益密切結(jié)合，航空信息化時(shí)代的到來(lái)以及網(wǎng)絡(luò)中心戰(zhàn)技術(shù)的迅速發(fā)展，需要處理的數(shù)據(jù)量和信息量急劇增長(zhǎng)，對(duì)航空電子系統(tǒng)的設(shè)備性能、計(jì)算能力、綜合程度、可靠性等提出了更高的要求和新的挑戰(zhàn)，同時(shí)態(tài)勢(shì)估計(jì)、預(yù)警、戰(zhàn)場(chǎng)指揮等作戰(zhàn)任務(wù)越來(lái)越需要高性能航空電子系統(tǒng)的支持，飛機(jī)對(duì)航空電子系統(tǒng)的依賴性越來(lái)越大，航空電子系統(tǒng)已經(jīng)成為提高軍用飛機(jī)性能最主要、最有效的手段之一［1］。

在綜合航電系統(tǒng)中，綜合核心處理機(jī)具有至關(guān)重要的作用，它居于系統(tǒng)的核心位置，是整個(gè)綜合航電的“大腦”和“神經(jīng)中樞”。綜合化航電和高度綜合化航電中都有綜合核心處理機(jī)，它是一個(gè)實(shí)時(shí)的容錯(cuò)的分布式機(jī)群，具有數(shù)據(jù)、信號(hào)、圖形圖像等處理能力，能夠?qū)走_(dá)、CNI（通信/導(dǎo)航/識(shí)別）、EW（電子戰(zhàn)）、EO（電子光學(xué)系統(tǒng)）、顯示控制、任務(wù)管理、武器管理、人機(jī)接口等多種典型航電任務(wù)進(jìn)行綜合處理［2］。

1　高集成度技術(shù)的必要性

綜合核心處理機(jī)執(zhí)行主要的航電處理任務(wù)，具有強(qiáng)大的處理能力，同時(shí)受到飛機(jī)空間的限制，必須具有十分小的體積，于是對(duì)綜合核心處理機(jī)提出高性能要求的同時(shí)，還要求具有高集成度技術(shù)。

微電子技術(shù)的飛速發(fā)展帶動(dòng)數(shù)字系統(tǒng)向著高速度、大容量、小體積的集成化方向發(fā)展，SoC（System on Chip）電路設(shè)計(jì)技術(shù)是實(shí)現(xiàn)系統(tǒng)集成化的重要方式，F(xiàn)P GA（Field Programmable Gate Array）也可以實(shí)現(xiàn)高集成度。

通用處理單元在綜合核心處理機(jī)中占據(jù)重要地位，結(jié)構(gòu)相似程度高的功能模塊都是由通用處理單元加專用功能單元實(shí)現(xiàn)的，整個(gè)系統(tǒng)的性能和體積很大程度上體現(xiàn)在通用處理單元上。因此在通用處理單元上實(shí)現(xiàn)高集成度技術(shù)是很有必要的。其基本功能和要求是：通用處理單元為模塊提供高性能的處理能力、存儲(chǔ)功能（包括主存、Flash和NvRAM存儲(chǔ)）、FC通信功能、PCI擴(kuò)展功能、調(diào)試接口功能（包括以太網(wǎng)口和串口）、定時(shí)器功能、看門狗功能、實(shí)時(shí)時(shí)鐘功能、DMA控制器功能、及中斷控制器功能和GPIO功能。

通過(guò)提供標(biāo)準(zhǔn)PCI總線，可擴(kuò)展專用的圖形處理功能、大容量存儲(chǔ)器功能等；通過(guò)FC接口，能夠?qū)崿F(xiàn)與外部的數(shù)據(jù)通信。同時(shí)要求盡量減小通用處理單元的體積，提高系統(tǒng)集成度。

2　SoC技術(shù)與FPGA技術(shù)比較

SoC技術(shù)和FPGA技術(shù)都是提高系統(tǒng)集成度的方式，但是二者的設(shè)計(jì)技術(shù)和實(shí)現(xiàn)方式有所不同，使用的范圍也不同，本文對(duì)兩種方式進(jìn)行分析比較。

集成電路發(fā)展的大趨勢(shì)是高速、高集成度和低功耗的系統(tǒng)集成。SoC就是當(dāng)今半導(dǎo)體微細(xì)加工工藝精度不斷提高、IC集成度以驚人速度發(fā)展的最新成果。它通常是客戶定制的，或是面向特定用途的標(biāo)準(zhǔn)產(chǎn)品。SoC的技術(shù)就是從“集成電路”級(jí)設(shè)計(jì)到“集成系統(tǒng)”級(jí)設(shè)計(jì)轉(zhuǎn)變的結(jié)果，其設(shè)計(jì)是從整體系統(tǒng)性能出發(fā)，把微處理器、模型算法、外圍器件乃至器件的設(shè)計(jì)緊密結(jié)合起來(lái)，并通過(guò)系統(tǒng)軟件和硬件的協(xié)同設(shè)計(jì)，在單個(gè)芯片上完成整個(gè)系統(tǒng)的功能［3］。SoC具有以下幾方面的優(yōu)勢(shì)：（1）降低耗電量：SoC產(chǎn)品多采用內(nèi)部信號(hào)的傳輸，系統(tǒng)的功耗、體積與電磁干擾將大幅降低，同時(shí)整個(gè)系統(tǒng)的抗干擾特性得到提高；（2）減少體積：數(shù)顆IC整合為一顆SoC后，可有效縮小電路板的面積，達(dá)到重量輕、體積小的特色；（3）豐富系統(tǒng)功能：在相同的內(nèi)部空間內(nèi)，SoC可整合更多的功能元件和組件，豐富系統(tǒng)功能，同時(shí)提高系統(tǒng)的可靠性；（4）提高速度：隨著芯片內(nèi)部信號(hào)傳遞距離的縮短，信號(hào)的傳輸效率將提升，使產(chǎn)品性能有所提高；（5）節(jié)省成本。

FPGA是一種可編程陣列邏輯電路器件。一般的FPGA采用基于SRAM的查找表邏輯形成結(jié)構(gòu)，就是用SRAM來(lái)構(gòu)成邏輯函數(shù)發(fā)生器，這種結(jié)構(gòu)每次系統(tǒng)上電時(shí)需要加載編程數(shù)據(jù)。FPGA設(shè)計(jì)最終是產(chǎn)生出所需功能電路的編程數(shù)據(jù)。在完成一個(gè)項(xiàng)目的設(shè)計(jì)規(guī)范制訂和總體方案設(shè)計(jì)工作后，采用FPGA設(shè)計(jì)實(shí)現(xiàn)方式一般采用以下流程：（1）設(shè)計(jì)輸入：利用電路圖或硬件描述語(yǔ)言等工具完成設(shè)計(jì)電路的輸入；（2）功能驗(yàn)證：通過(guò)對(duì)設(shè)計(jì)電路的功能仿真，證明輸入電路的功能達(dá)到確定目標(biāo)；（3）設(shè)計(jì)綜合：將用高級(jí)語(yǔ)言描述的電路轉(zhuǎn)換成低級(jí)的、基于設(shè)計(jì)庫(kù)的基本結(jié)構(gòu)相映射的網(wǎng)表文件或程序；（4）門級(jí)仿真：包含門延時(shí)信息的仿真。仿真就是讓計(jì)算機(jī)根據(jù)一定的算法和一定的仿真庫(kù)對(duì)設(shè)計(jì)進(jìn)行模擬，以驗(yàn)證設(shè)計(jì)，排除錯(cuò)誤；（5）布局布線：將由設(shè)計(jì)綜合產(chǎn)生的網(wǎng)表文件配置于指定的目標(biāo)器件中；（6）后仿真：布局布線后提取出的元件和走線延時(shí)信息加載到設(shè)計(jì)電路所進(jìn)行的仿真；（7）產(chǎn)生用于編程的下載文件，編程下載和硬件測(cè)試［4］。

SoC與FPGA技術(shù)有兩大相同之處：（1）都可以提高系統(tǒng)的集成度，把各種控制器和一些小的資源（如定時(shí)器等）在一片芯片中實(shí)現(xiàn)，節(jié)省板上面積；（2）設(shè)計(jì)時(shí)工作量都很大，雖然有可復(fù)用的IP核，但某些特定功能的接口是沒(méi)有IP核的，如處理器接口等，用戶需要實(shí)現(xiàn)接口邏輯，調(diào)整系統(tǒng)的時(shí)序使性能能夠滿足系統(tǒng)要求。

SoC與FPGA技術(shù)的不同之處：（1）SoC的一次性工程費(fèi)用很高，因此適合于大量使用SoC的系統(tǒng)中，在少量使用的情況下，成本很高，而FPGA沒(méi)有這個(gè)問(wèn)題。（2）修改功能時(shí)，SoC技術(shù)修改一次功能的代價(jià)很高，需要重新流片，而FPGA修改功能后，只需要重新下載文件即可。

3　設(shè)計(jì)方案

處理器加橋接器是一種通用ASIC技術(shù)設(shè)計(jì)方法，橋接器中集成了多種控制器以及一些內(nèi)部資源，處理器通過(guò)橋接器訪問(wèn)主存、Flash以及一些內(nèi)部資源，橋接器可通過(guò)PCI接口擴(kuò)展功能。因高性能處理器選擇的是PowerPC7447A，所以選擇的橋接器要求能夠支持Power-PC7447A，整個(gè)系統(tǒng)的性能關(guān)鍵在于橋接器的選擇。

處理器加FPGA也是一種設(shè)計(jì)方式，在FPGA內(nèi)部實(shí)現(xiàn)各種接口，實(shí)現(xiàn)橋接器的功能，處理器通過(guò)FPGA訪問(wèn)主存、Flash以及一些內(nèi)部資源，F(xiàn)PGA內(nèi)部實(shí)現(xiàn)PCI接口可擴(kuò)展功能，F(xiàn)C接口也集成在FPGA內(nèi)部。所以系統(tǒng)的性能在于FPGA內(nèi)部邏輯的設(shè)計(jì)。

雖然通用ASIC技術(shù)的方式設(shè)計(jì)相對(duì)簡(jiǎn)單，而且性能可以滿足要求，但是這種方式集成度不高，F(xiàn)C接口需要另外的芯片實(shí)現(xiàn)，大量的硬件在一塊印制板上布局是不現(xiàn)實(shí)的。

而FPGA實(shí)現(xiàn)方式的集成度高，包括FC接口等各種控制邏輯在FPGA內(nèi)部實(shí)現(xiàn)，硬件資源比通用ASIC技術(shù)的方式少，性能可以滿足系統(tǒng)的要求，而且增減功能方便，設(shè)計(jì)靈活，因此通用處理單元適合用FPGA實(shí)現(xiàn)方式。

FPGA實(shí)現(xiàn)方式中有串口和以太網(wǎng)接口作為調(diào)試接口；有PCI接口作為擴(kuò)展接口，可擴(kuò)展圖形處理、大容量等功能；FC接口作為通信接口，與其他模塊進(jìn)行通信；PPC7447A作為主處理器，進(jìn)行高性能計(jì)算；DDR作為主存；FPGA內(nèi)集成各種控制器以及一些內(nèi)部資源，如定時(shí)器、看門狗等。FPGA實(shí)現(xiàn)方式的功能框圖如圖1所示。

圖1　處理器加FPGA的功能框圖

在FPGA內(nèi)實(shí)現(xiàn)的各個(gè)接口功能和目的如下：

（1）處理器接口：處理器接口為通用處理單元提供處理器資源，處理器主頻為1 000 MHz，數(shù)據(jù)總線寬度為64 bit，支持60X總線模式，支持單一傳輸、突發(fā)傳輸、流水線傳輸以及Cache一致性。目前FPGA生產(chǎn)公司并沒(méi)有提供外部處理器接口，需要用戶自己編寫邏輯。

（2）DDR存儲(chǔ)器接口：為通用處理單元提供DDR SDRAM資源，為處理器接口、其他I/O接口以及一些內(nèi)部處理單元（DMA控制器、以太網(wǎng)接口等）提供存儲(chǔ)功能。DDR控制器支持直接連接DDR SDRAM，數(shù)據(jù)位寬為64 bit，時(shí)鐘為100 MHz，支持DDR SDRAM的容量至少為512 MB。

（3）擴(kuò)展存儲(chǔ)器接口：為通用處理單元提供4個(gè)存儲(chǔ)器BANK資源，每個(gè)BANK容量為64 MB，數(shù)據(jù)寬度為32 bit。Flash、NvRAM直接接在擴(kuò)展存儲(chǔ)器接口上，F(xiàn)lash又分為BOOT Flash和應(yīng)用Flash，BOOT Flash存放上電程序，應(yīng)用Flash為用戶所用；NvRAM存放掉電時(shí)的重要數(shù)據(jù)。

（4）PCI總線接口：對(duì)外提供1路PCI總線接口，通過(guò)PCI總線接口，能夠擴(kuò)展標(biāo)準(zhǔn)的圖形處理、大容量存儲(chǔ)器等功能。PCI總線接口數(shù)據(jù)寬度為32 bit，工作頻率為33 MHz，完全符合PCI Local Bus Specification Revision 2.2；支持存儲(chǔ)器讀寫、I/O讀寫、配置空間讀寫三種讀寫方式；支持MASTER、TARGET工作方式，具有仲裁器功能。

（5）FC接口：對(duì)外提供1路FC接口，傳輸速率為1 Gb/s，可支持N端口工作方式。為了確保FC接口通信效率，在FC接口中要集成專用的DMA控制器、外部存儲(chǔ)器接口，除此之外，還在FC端口中集成2路UART接口，用以支持FC底層協(xié)議軟件的調(diào)試。

（6）以太網(wǎng)接口：為通用處理單元提供軟件調(diào)試接口，傳輸速率為10/100 Mb/s。

（7）FPGA內(nèi)部資源：定時(shí)器不少于3個(gè)，用于定時(shí)計(jì)數(shù)，一個(gè)提供給系統(tǒng)，兩個(gè)留給用戶；實(shí)時(shí)時(shí)鐘1個(gè)，支持年月日時(shí)分秒及1/10秒計(jì)時(shí)功能，CPU可以訪問(wèn)實(shí)時(shí)時(shí)鐘；可編程中斷器，支持多中斷、多級(jí)優(yōu)先級(jí)，所有的可屏蔽中斷輸入都需要接在中斷控制器上，可為每個(gè)中斷設(shè)定優(yōu)先級(jí)；提供看門狗功能，保證處理器處于正常工作狀態(tài)；DMA控制器不少于3路，使通信效率有大幅度的提高，降低CPU的負(fù)擔(dān)；串口2路，最大波特率為115 200 b/s，用于調(diào)試功能；GPIO接口，用于離散量的輸入輸出。

（8）電壓轉(zhuǎn)換單元：由于模塊有多種電壓，需要有電壓轉(zhuǎn)化電路把輸入的電壓轉(zhuǎn)化成所需要的電壓。

在所有接口資源中，只有處理器接口和FC接口需要用戶自己編寫邏輯，其他都有IP核，可根據(jù)自己需要的功能設(shè)置相關(guān)參數(shù)。

設(shè)計(jì)中FPGA相當(dāng)于橋接器加FC接口的功能，內(nèi)部邏輯是固化的，不需要擔(dān)心因?yàn)橄码姸惯壿媮G失，這種方式是可行的。

本文使用該方法設(shè)計(jì)實(shí)現(xiàn)了通用處理單元，所需要的功能全部可以實(shí)現(xiàn)，對(duì)于FPGA的設(shè)計(jì)方式，其性能的提高在于FPGA內(nèi)部邏輯的優(yōu)化，目前情況下該方案走通了原理，還沒(méi)有對(duì)性能進(jìn)行優(yōu)化，所以在這里沒(méi)有給出關(guān)于性能的數(shù)據(jù)。

4　設(shè)計(jì)方案的優(yōu)缺點(diǎn)

處理器加FPGA實(shí)現(xiàn)方式中，F(xiàn)PGA內(nèi)實(shí)現(xiàn)各種控制邏輯，包括對(duì)CPU、存儲(chǔ)器等的控制，一些內(nèi)部資源（如定時(shí)器、看門狗等）也在FPGA內(nèi)部實(shí)現(xiàn)。

使用FPGA的優(yōu)點(diǎn)如下：（1）FPGA設(shè)計(jì)靈活，用戶可實(shí)現(xiàn)指定的功能，以后可增刪功能，而且設(shè)計(jì)方便進(jìn)行修改更新，產(chǎn)品具有一定的靈活性，多個(gè)控制器（如DDR SDRAM、Flash等控制器）都有IP核，一些內(nèi)部資源（如定時(shí)器、看門狗等）也有IP核。（2）FPGA芯片設(shè)計(jì)流程的主要工作是電路設(shè)計(jì)和前后仿真驗(yàn)證，而綜合和布局布線等工作主要依靠計(jì)算機(jī)完成且占用時(shí)間很少，設(shè)計(jì)完成后可直接進(jìn)行數(shù)據(jù)下載及硬件調(diào)試，因此研發(fā)周期短。（3）FPGA內(nèi)部集成各種功能，簡(jiǎn)化了系統(tǒng)設(shè)計(jì)，各個(gè)IP核的靈活配置選項(xiàng)可讓系統(tǒng)開(kāi)發(fā)過(guò)程更加快速、高效，各種功能集成在FPGA中，降低了系統(tǒng)的成本。用戶其他的控制器邏輯可與IP核在同一片F(xiàn)PGA內(nèi)實(shí)現(xiàn)，節(jié)省板子的面積，尤其是在面積比較緊張的板子上更為重要，調(diào)試過(guò)程中，F(xiàn)PGA都有相應(yīng)的軟件，這些軟件可更好地幫助用戶完成調(diào)試。

使用FPGA的缺點(diǎn)：用戶的工作量較大；要提高系統(tǒng)的性能，需要合理利用FPGA內(nèi)部資源，所以要用戶熟悉利用FPGA提高系統(tǒng)性能的方法，而且要熟悉FPGA相應(yīng)軟件。

5　結(jié)論

在嵌入式系統(tǒng)中，性能要求越來(lái)越高，體積要求越來(lái)越小，因此實(shí)現(xiàn)高集成度技術(shù)很有必要。本文比較了SoC技術(shù)和FPGA技術(shù)實(shí)現(xiàn)高集成度的方法，最后選用FPGA技術(shù)實(shí)現(xiàn)了通用處理單元的高集成度技術(shù)，并分析了其優(yōu)缺點(diǎn)。結(jié)果表明，使用FPGA可實(shí)現(xiàn)高集成度，該方法值得推廣。

［1］何志強(qiáng).綜合化航空電子系統(tǒng)發(fā)展歷程及重要支撐技術(shù)［J］.電訊技術(shù)，2004（4）：1-5.

［2］袁曉晗.航空電子綜合核心處理技術(shù)研究［J］.航空電子技術(shù)，2004（3）：6-10.

［3］孟李林.FPGA和ASIC設(shè)計(jì)特點(diǎn)及應(yīng)用探討［J］.半導(dǎo)體技術(shù)，2006（7）：526-529.

［4］于宗光，魏敬和，王國(guó)章.SoC和FPGA技術(shù)未來(lái)的發(fā)展趨勢(shì)［J］.電子與封裝，2006（3）：1-5.

The research and design of high-integration method based on FPGA

Zhang Weidong1，Li Tao2

（1.Aeronautic Computing Technique Research Institute，Xi′an 710065，China；2.Aeronautic Airplane Xi′an Subcompany，Xi′an 710089，China）

Being the core of next-generation integrated avionic system，integrated core processor（ICP）plays an important role in avionics.ICP performs primary tasks in avionic system，and needs high performance.At the same time，due to limit of the space，ICP must have small cubage.So high-performance and high-integration requirements are proposed to ICP.The SoC technique is key technique of implementing the high-integration technique，and the high-integration technique can be implemented by the FPGA technique.The paper introduces a method of implementing high-integration by FPGA，compares the SoC technology and FPGA technology，and analyzes advantages and disadvantages.Finally FPGA is used to realize high integration technology of general processing unit.The result indicates that all functions are implemented by FPGA technique，and this method makes hardware design easy.

SoC；FPGA；ASIC；high-integration

TP336

A

1674-7720（2015）04-0011-03

（2014-10-27）

張偉棟（1984-），男，碩士研究生，工程師，主要研究方向：數(shù)據(jù)處理技術(shù)。