張 吉，羅喜明，王 軍，唐 力，張一波（. 湖北航天技術(shù)研究院計(jì)量測試技術(shù)研究所，湖北 孝感 43000；. 中船重工西安東儀科工集團(tuán)有限公司，西安 70065）

SRAM存儲(chǔ)器動(dòng)態(tài)參數(shù)測試向量分析

張 吉1，羅喜明1，王 軍1，唐 力1，張一波2
（1. 湖北航天技術(shù)研究院計(jì)量測試技術(shù)研究所，湖北 孝感 432000；2. 中船重工西安東儀科工集團(tuán)有限公司，西安 710065）

摘 要：半導(dǎo)體存儲(chǔ)器一般由存儲(chǔ)體、地址譯碼驅(qū)動(dòng)器、讀/寫放大器和控制電路組成，是一種能存儲(chǔ)大量信息的器件，它是由許多存儲(chǔ)單元組成的。半導(dǎo)體存儲(chǔ)器的測試有功能測試、直流參數(shù)測試、交流參數(shù)測試，而功能測試和交流參數(shù)測試對(duì)存儲(chǔ)器來說是至關(guān)重要的。SRAM（靜態(tài)隨機(jī)存儲(chǔ)器）的功能測試是通過算法圖形發(fā)生器產(chǎn)生不同的測試圖形，對(duì)被測器件各個(gè)不同存儲(chǔ)單位進(jìn)行讀寫操作，以檢查其功能。主要講述了SRAM交流參數(shù)測試原理及其測試關(guān)鍵技術(shù)，介紹了SRAM交流參數(shù)測試的故障模型。通過研究SRAM交流參數(shù)測試圖形向量，給出了SRAM交流參數(shù)測試圖形向量的優(yōu)化方法。

關(guān)鍵詞：存儲(chǔ)器；動(dòng)態(tài)參數(shù)；測試圖形

1　引言

半導(dǎo)體存儲(chǔ)器一般由存儲(chǔ)體、地址譯碼驅(qū)動(dòng)器、讀/寫放大器和控制電路組成，是一種能存儲(chǔ)大量信息的器件，它是由許多存儲(chǔ)單元組成的。每個(gè)存儲(chǔ)單元都有唯一的地址代碼加以區(qū)分，而且能存儲(chǔ)一位（或一組）二進(jìn)制信息，半導(dǎo)體存儲(chǔ)器是目前應(yīng)用最廣泛的存儲(chǔ)器件。半導(dǎo)體存儲(chǔ)器的測試也和其他數(shù)字電路一樣，有功能測試、直流參數(shù)測試、交流參數(shù)測試，而功能測試和交流參數(shù)測試對(duì)存儲(chǔ)器來說是至關(guān)重要的。

2　動(dòng)態(tài)參數(shù)測試原理

SRAM的功能測試是通過算法圖形發(fā)生器產(chǎn)生不同的測試圖形，對(duì)被測器件各個(gè)不同存儲(chǔ)單位進(jìn)行讀寫操作，以檢查其功能。而交流參數(shù)測試是測量器件晶體管轉(zhuǎn)換狀態(tài)時(shí)的時(shí)序關(guān)系。交流測試的目的是保證器件在正確的時(shí)間發(fā)生狀態(tài)轉(zhuǎn)換。輸入端輸入指定的輸入邊沿，特定時(shí)間后在輸出端檢測預(yù)期的狀態(tài)轉(zhuǎn)換。在具體的SRAM存儲(chǔ)器交流測試中，就是利用SP3160V測試系統(tǒng)的時(shí)鐘發(fā)生器對(duì)器件的輸入端輸入技術(shù)手冊所要求的時(shí)鐘類型和時(shí)鐘邊沿，并利用算法圖形發(fā)生器按照預(yù)先編寫的測試向量規(guī)定器件發(fā)生狀態(tài)轉(zhuǎn)換前的狀態(tài)，在特定時(shí)間后利用失效存儲(chǔ)器檢查轉(zhuǎn)換后的狀態(tài)是否和預(yù)期一致。

3　SRAM交流參數(shù)測試關(guān)鍵技術(shù)

半導(dǎo)體存儲(chǔ)器的功能測試是通過不同的測試圖形對(duì)被測存儲(chǔ)器各個(gè)不同的存儲(chǔ)單元進(jìn)行讀寫操作，以檢查存儲(chǔ)器的功能是否正確。目前大多數(shù)帶有存儲(chǔ)器測試選件的集成電路測試系統(tǒng)如SP3160II 和SP3160V測試系統(tǒng)均能實(shí)現(xiàn)其功能測試。交流參數(shù)的測試由于不能融合到該算法圖形中，故未能實(shí)現(xiàn)交流參數(shù)的測試。為了解決SRAM交流參數(shù)的測試問題，程序設(shè)計(jì)通過編制測試圖形向量和合理設(shè)置時(shí)序得以實(shí)現(xiàn)。SRAM內(nèi)部每個(gè)存儲(chǔ)單元都涉及到交流參數(shù)的測試，但是由于存儲(chǔ)容量大，比如CY7C1049B-20VI，為512 k×8位的SRAM存儲(chǔ)器，在對(duì)其進(jìn)行交流參數(shù)測試時(shí)，每一個(gè)單元需要讀寫數(shù)據(jù)28×2次[1]，若對(duì)所有單元都進(jìn)行讀寫操作就需要512 k×28×2 = 262 144 000次，那么所編寫的測試向量也就需要262 144 000條。顯然在實(shí)際測試中這種做法是不科學(xué)、不合理的，也不具備現(xiàn)實(shí)可操作性。因此，在SRAM存儲(chǔ)器交流參數(shù)測試中，如何合理選取交流參數(shù)測試圖形向量，是實(shí)現(xiàn)存儲(chǔ)器交流參數(shù)測試的關(guān)鍵。

4　故障模型

研究存儲(chǔ)器的動(dòng)態(tài)參數(shù)測試，就必須清楚存儲(chǔ)器單元的內(nèi)部結(jié)構(gòu)，先建立存儲(chǔ)器單元的動(dòng)態(tài)故障模型，即要求把物理故障模型化為邏輯故障。典型的SRAM功能模型如圖1所示。

對(duì)于圖1的SRAM功能模型，可見存儲(chǔ)器單元主要由三部分組成：讀寫邏輯模塊、地址解碼器和存儲(chǔ)器陣列。存儲(chǔ)單元的動(dòng)態(tài)故障主要表現(xiàn)在三個(gè)方面：

（1）讀后恢復(fù)時(shí)間過長，即讀出放大器讀完一串相同數(shù)據(jù)以后，不能立即讀出與前相反的數(shù)據(jù)；

（2）寫后恢復(fù)時(shí)間過長，當(dāng)讀周期前有寫周期時(shí)，讀取數(shù)據(jù)的時(shí)間變長；

（3）延時(shí)故障，即譯碼電路需要一定的延遲后才能正確譯碼。

圖1 SRAM功能模型

前兩種故障跟讀寫放大器有關(guān)，延時(shí)故障則跟地址譯碼器有關(guān)。根據(jù)這三種故障模式可知，存儲(chǔ)器的交流參數(shù)主要與讀寫放大器及地址譯碼器有關(guān)。故測試交流參數(shù)時(shí)，不需對(duì)所有存儲(chǔ)單元進(jìn)行測試，只需編寫不同的測試圖形向量分別對(duì)讀寫放大器和地址譯碼器進(jìn)行交流參數(shù)測試即可。據(jù)此，需要對(duì)SRAM交流參數(shù)測試圖形向量進(jìn)行優(yōu)化。

5　測試向量分析

5.1讀寫邏輯模塊

對(duì)讀寫邏輯模塊的測試即是對(duì)存儲(chǔ)單元數(shù)據(jù)線的測試。由于地址解碼器的測試總是在假定數(shù)據(jù)線正常的情況下進(jìn)行，所以要先進(jìn)行數(shù)據(jù)線測試。

圖2 RAM的結(jié)構(gòu)圖

圖2是一個(gè)4×4 RAM的結(jié)構(gòu)圖，從圖中可以清晰看出它內(nèi)部每一個(gè)存儲(chǔ)單元內(nèi)所要存儲(chǔ)的4位數(shù)據(jù)彼此間都是獨(dú)立的，每位數(shù)據(jù)的輸入或者輸出是由片選控制。引起這部分的動(dòng)態(tài)失效原因主要是讀寫后恢復(fù)時(shí)間過長。也就是如果寫一個(gè)存儲(chǔ)單元馬上就讀取同一個(gè)單元的數(shù)據(jù)，可能讀到的只是數(shù)據(jù)線上的數(shù)據(jù)，而不是實(shí)際存儲(chǔ)單元的。另外考慮到要測試每根數(shù)據(jù)線，因此選擇任意兩個(gè)存儲(chǔ)單元作為測試單元。選任意一個(gè)基地址base_add，選擇測試單元的偏移地址為base_add+offset_1base_add+offset_2，則實(shí)際測試單元的實(shí)際地址分別為base_add+offset_1和base_ add+offset_2。先對(duì)base_add+offset_1地址單元寫入01010101（55），再對(duì)base_add+offset_2地址單元寫入10101010（AA），然后先讀base_add+offset_1單元，再讀base_add+offset_2單元，接著對(duì)base_ add+offset_1單元寫入10101010（AA），再對(duì)base_ add+offset_2單元寫入01010101（55），還是選讀base_add+offset_1單元，再讀base_add+offset_2單元，并做判斷。其流程如圖3所示。

圖3 流程圖

5.2地址解碼器測試向量

地址解碼器是由多個(gè)譯碼器組成的，延遲時(shí)間主要來源于譯碼器。LS138常被用來作為存儲(chǔ)器的譯碼電路，以LS138為例進(jìn)行說明，其原理圖如圖4所示。

圖4 LS138原理圖

單獨(dú)分析一個(gè)譯碼器的延遲時(shí)間：如選擇0地址單元時(shí)，地址碼ABC為000，也就是譯碼器的Y0作用，此時(shí)，同理得出選擇1～8地址單元時(shí)[2]，地址碼經(jīng)過譯碼器的變化情況：

由此可見,只有當(dāng)Y0作用時(shí)，它的輸入端都只經(jīng)過一次反相器，所以延遲最小，其余任意一個(gè)輸出都至少有一個(gè)輸入端經(jīng)過2次反相器。而最后到達(dá)與非門時(shí)，無論3個(gè)輸入端各自經(jīng)過了1或者2個(gè)反相器件，全部到達(dá)與非門的延遲時(shí)間，必定是其中一個(gè)輸入端的最大延遲。所以只需要考察出每一個(gè)輸入端單獨(dú)經(jīng)過2個(gè)反相器的延遲時(shí)間，然后比較得出最大的那個(gè)延遲時(shí)間就是整個(gè)譯碼器的延遲時(shí)間。具體測試是依次將SRAM的每一根地址線拉高，這里設(shè)基地base_add為全零地址單元，寫入一個(gè)數(shù)據(jù)01010101 （55），向相對(duì)偏移地base_add+2n-1（n=1,2,….,n; n=地址位寬）寫入一個(gè)不同的數(shù)據(jù)10101010（aa），讀取兩單元的數(shù)據(jù)是否正確。

綜合上述地址譯碼器測試圖形向量優(yōu)化實(shí)現(xiàn)流程，根據(jù)地址譯碼器的工作原理，設(shè)計(jì)特定的測試圖形向量，保證每次只變換一根地址線，考核地址譯碼器最大延時(shí)時(shí)間，達(dá)到了對(duì)存儲(chǔ)器交流參數(shù)測試的目的。

6　結(jié)論

本文較詳盡地介紹了SRAM的動(dòng)態(tài)故障模式，

Test Pattern Analysis of SRAM Dynamic Parameter

ZHANG Ji1, LUO Ximing1, WANG Jun1, TANG Li1, ZHANG Yibo2
（1. Hubei Aerospace Institute of Measurement and Test Technology, Xiaogan 432000, China; 2. Xi’an Dong Yi Science Technology and Industry Group Co., Ltd, CSIC, Xi’an 710065, China）

Abstract:The test method of SRAM includes function parameters, DC parameters and AC parameters. The key are Function parameters and AC parameters. The function test method of SRAM need apply with pattern generator. It can inspect function with read-write operation. The article presents test method and test principle of SRAM Dynamic Parameter, and introduces fault model of it. According to the research of test pattern and vector, the experiment results optimize method of test pattern and vector.

Key words:SRAM; dynamic parameter; test pattern

中圖分類號(hào)：TN407

文獻(xiàn)標(biāo)識(shí)碼：A

文章編號(hào)：1681-1070（2015）05-0004-03

收稿日期：2015-01-23