楊建生,黃聚宏

(甘肅微電子工程研究院有限公司，甘肅 天水741000)

倒裝芯片技術(shù)為小尺寸和高可靠性電子封裝業(yè)的需求提供了有效的解決方案，然而，硅芯片和塑料基板之間大的熱膨脹系數(shù)（CTE），以及芯片尺寸的增大，在倒裝芯片組裝中產(chǎn)生了芯片裂紋這一主要的失效模式。一種類型的芯片裂紋，是垂直方向的。垂直裂紋產(chǎn)生于芯片背部表面缺陷，因封裝誘導的張應力而傳播。垂直方向裂紋沿著垂直向下的路徑下行，接著當?shù)竭_芯片半底部的壓應力區(qū)時，發(fā)生彎曲。通過建模工作和可靠性試驗，調(diào)查研究垂直裂紋現(xiàn)象。

另一種常見的裂紋，為橫向裂紋或邊緣裂紋。橫向裂紋是由于晶圓切片形成的芯片邊緣缺陷，起源于芯片邊緣并向內(nèi)傳播。減少背部缺陷，可減少垂直方向裂紋。本文主要是評定封裝參數(shù)對芯片橫向裂紋現(xiàn)象的影響，提供更好的理解。

1 問題與方法

典型的倒裝芯片塑料球柵陣列封裝如圖1所示，該封裝是由硅芯片和把邊緣焊點以及聚合物下填充物加入到有機基板構(gòu)成。當把該封裝粘貼到印制電路板上時，由于增加了硬度，極大地降低了芯片彎曲狀況。因此，芯片裂紋不再是板級測試狀況的主要失效模式。本文中，僅僅探討元件級可靠性。該封裝經(jīng)受的溫度循環(huán)為-55 ℃～125 ℃，采用兩種不同的方法，傳統(tǒng)的應力分析和基于斷裂力學的方法研究此封裝。

1.1 傳統(tǒng)應力分析

圖1 FCPBGA 封裝結(jié)構(gòu)及焊縫角界定

在傳統(tǒng)應力分析中，整個模型采用8 節(jié)點平面應變元，假定芯片邊緣沒有缺陷。由于對稱性，僅研究封裝的一半。評定不同的網(wǎng)格密度，傳統(tǒng)分析的各項細節(jié)在本文中沒有證明。僅對我們感興趣的結(jié)果和結(jié)論，采用斷裂力學分析進行比較。為了評定斷裂風險，評定整個芯片的主應力最大值。在兩個關(guān)鍵部位觀察到高應力水平，即芯片背部中心位置和芯片邊緣的下填充物角焊縫端，如圖2所示。

圖2 傳統(tǒng)應力分析所示兩個關(guān)鍵部位

由于彎曲和面內(nèi)張力，在芯片背部中心發(fā)生的應力為張應力。此張應力，與背部缺陷結(jié)合，將產(chǎn)生垂直方向裂紋。在下填充物角焊縫端的應力，高度局限于應力集中。隨著定位周圍的初始缺陷的形成，此應力集中會引起橫向裂紋的產(chǎn)生。

1.2 斷裂力學法

斷裂力學法要求已存在的缺陷，也就是說，由于減薄、蝕刻、處理和劃片工藝，在芯片背部和芯片邊緣存在很多裂紋，因此會發(fā)生此情況。

在平板中對半橢圓形的裂紋而言，可從分析解決方案求得應力強度因素：

式中：a 為裂紋深度，m 取決于沿著橢圓軸線裂紋深度與裂紋尺寸的比率。對通過相同工藝制造的晶圓片而言，裂紋尺寸和深度變化，伴隨著正態(tài)分布狀況。因此，m 可認為取決于平均裂紋深度與平均裂紋尺寸比率的一個常數(shù)。σt為垂直于裂紋的張應力，它等于薄膜應力σm與彎曲應力σb之和。如果該裂紋深度比不上芯片大小，等式（1）是有效的。在本文情況下，裂紋尺寸比芯片特征長度小1%。對脆弱的均勻材料諸如硅的斷裂而言，可假定斷裂路徑是具有I 模式主要的裂紋尖端應力場。I 模式斷裂的斷裂標準為：

KIC=25.9 N/mm3/2為硅的斷裂韌性?？蓪嵤┗跀嗔蚜W分析得到應力強度因數(shù)KI。如果KI超過臨界值KIC，那么硅就會斷裂。

另一斷裂力學參數(shù)，應變能釋放率G，可從獨立于有限元網(wǎng)格密度的圍到積分求得。當能量釋放率G 達到臨界值GC時，裂紋將傳播，也就是說：

硅芯片將產(chǎn)生裂紋。

此臨界能量釋放率GC是一個材料常數(shù)，因此可僅僅從試驗得出。模式I 的主要標準等同于能量釋放率標準，在此狀況下，應變能釋放率G 與圍道積分J 相同，沿著圍繞裂紋尖端的等高線計算，圍道積分J 確定為：

式中Γ 為圍繞裂紋尖端的任何路徑，W 為應變能，Ti為牽引向量，ui為位移向量，nx為Γ 上向外單位法向向量的x 分量。

1.3 選擇邊緣裂紋現(xiàn)象評定方法

傳統(tǒng)應力分析不能考慮缺陷，如果能夠從此分析計算出張應力σt，且臨界張應力σc是已知的，那么不論如何可實施此分析，預測有初始缺陷的材料失效問題。盡管σt和σc得出于相同的裂紋尺寸，等式（2）和等式（3）斷裂標準是等同的。求得σc的一種方法就是測量裂紋尺寸，接著利用等式（3）計算σc。然而，精確地測量和分類所有尺寸的芯片背部裂紋是困難的，對芯片邊緣缺陷而言更甚。因此，用別的一些方法不得不找出臨界應力。對垂直方向和橫向的兩種裂紋而言，實行傳統(tǒng)應力分析而不是斷裂力學分析。

對芯片垂直方向裂紋而言，主要原因是背部彎曲應力。此彎曲應力對網(wǎng)格密度不敏感，傳統(tǒng)分析能提供精確的σt結(jié)果。為了找到等式（3）中臨界應力σc，比找出裂紋尺寸更簡單的方法，就是通過相同的工藝對制造的一批晶圓樣本進行4 點彎曲測試。4 點彎曲裝置，確保兩個內(nèi)部支持之間均勻的彎曲。σc為與失效狀況負載相一致的張應力最大值，當工藝過程受到控制，且樣本尺寸合理時，臨界應力應遵循正態(tài)分布，可得到平均值。對已研究的封裝而言，當評定芯片背部垂直方向裂紋現(xiàn)象時，傳統(tǒng)應力分析的結(jié)果與基于斷裂力學分析的狀況等效。在制造好的芯片上通過相同工藝過程，實施4 點彎曲試驗。在此情況下，基于橫向應力分析，芯片背部彎曲應力仍遠低于芯片斷裂強度。

評定芯片邊緣橫向裂紋現(xiàn)象，需要考慮下填充物角焊縫尖端與芯片邊緣相交位置的應力集中現(xiàn)象。角焊縫尖端張應力σt，采用細網(wǎng)格時，戲劇性地增長。由于異種材料強韌性自由邊附近，局部彈性應力場的異常特性，不能把各種應力作為特征參數(shù)使用。有常規(guī)元的有限元分析，不能采集此異常特征，繼續(xù)采用細網(wǎng)格。直接從材料特征獲得σc的方法，解決背部裂紋現(xiàn)象，是不適用的。因為為了沿著垂直方向邊緣模擬負載狀況和初始缺陷，不得不設(shè)計試驗裝載實際的芯片邊緣，同時裝載過程須能夠模擬下填充物角焊縫負載，這隨溫度而改變。因此，傳統(tǒng)應力分析不適用于邊緣裂紋現(xiàn)象評定，應采用基于斷裂力學方法。

1.4 芯片邊緣裂紋問題界定

在斷裂力學分析中，采用基于標準芯片分離程序檢查的典型缺陷尺寸。最壞狀況情節(jié)，當角焊縫尖端與分離缺陷相一致時發(fā)生。假定邊緣缺陷是位于芯片厚度一半處的橫向裂紋，如圖3（a）所示。

圖3 具有初始邊緣缺陷的封裝

有薄基板封裝的有限元模型，如圖3（b）所示。采用四分點元來說明裂紋尖端應力突出。封裝經(jīng)受標準溫度循環(huán)條件，認為下填充物為均質(zhì)材料，也就是說，填充物的沉淀在研究中不考慮。對圖2中所示的角焊縫高度，假定角焊縫尖端符合邊緣缺陷。

2 結(jié)果與討論

各種封裝因素，可影響芯片邊緣水平裂紋現(xiàn)象。評定這些因數(shù)的部分參數(shù)，確定其在芯片邊緣裂紋現(xiàn)象中的作用。

2.1 下填充物特性的影響

正確的下填充物選擇能夠打破倒裝芯片封裝，主要的下填充物特性、模數(shù)和CTE，用于評定下填充物的影響。在圖3中策劃的能量釋放率，作為3 個不同下填充物模CTE 的函數(shù)。圖4中研究的材料特性的范圍，含蓋倒裝芯片應用中目前適合的所有下填充物材料。能量釋放率，下填充物模數(shù)和CTE 無量綱形式如下所示：

其中：L 為芯片特征長度，Es為硅模數(shù)，EA和aA為典型下填充物A 的模數(shù)和CTE。研究的所有下填充物材料，具有高于封裝經(jīng)受溫度循環(huán)范圍的玻璃轉(zhuǎn)化溫度?？煽闯觯芰酷尫怕孰S著下填充物模數(shù)和CTE 增大而增大。當采用高模數(shù)下填充物材料時，水平裂紋始于芯片邊緣裂紋。要么降低下填充物模數(shù)，要么降低CTE，將減輕在下填充物角焊縫尖端應力聚集，降低芯片邊緣裂紋現(xiàn)象。

圖4 下填充物特性對芯片邊緣上裂紋的影響

2.2 下填充物焊縫角的影響

由于下填充物，下填充物焊縫角是決定局部應力聚集的重要參數(shù)。焊縫角的確定如圖1所示。依據(jù)下填充物材料的表面張力、黏度和化學過程，以及提供的下填充物的量，浸濕芯片邊緣下填充物材料的焊縫角，因各種下填充物材料而顯著不同。通過下填充物焊縫角的改變，來評定焊縫角對芯片邊緣裂紋的影響。結(jié)果如圖5所示，對下填充物A 而言，焊縫角是具有最普通焊縫角的無量綱化參數(shù)。焊縫角范圍，包含最可能的下填充物焊縫角。當焊縫角減小時，能量釋放率顯著地減小。然而，在圖5中對焊縫角的研究是假定的。實際上一旦選定一種下填充物材料，那么要改變其潤濕角是困難的。對實際應用而言，焊縫角將應與相關(guān)材料特性一起研究。

2.3 初始芯片邊緣缺陷的影響

初始缺陷尺寸，高度依賴于所采用的芯片分離工藝過程，當初始芯片邊緣缺陷尺寸增大時，能量釋放率顯著增大，如圖6所示。采用無量綱因子a/L 表明初始裂紋長度與芯片特征長度L 的比率，這意味著對初始芯片邊緣缺陷尺寸的控制，有助于降低芯片邊緣裂紋現(xiàn)象。然而，一旦給定相同的初始裂紋尺寸，圖3和圖4示出了下填充物材料特性和幾何結(jié)構(gòu)，極大地影響能量釋放率。因此，下填充物材料的最佳選擇，對相當程度地提高初始缺陷的容差是可能的。

圖5 下填充物焊縫角對芯片邊緣裂紋的影響（E *=0.69，a*=0.87）

圖6 初始裂紋長度對芯片邊緣裂紋的影響（E *=0.69，a*=0.87）

2.4 基板厚度的影響

基于以上參數(shù)研究，在角焊縫端應力聚集，對局部參數(shù)非常敏感，諸如下填充物材料特性、下填充物焊縫角和初始缺陷長度。然而，這些局部參數(shù)對芯片背部彎曲應力的影響，是完全可以忽略的。芯片背部彎曲應力主要是由整體彎曲決定的，諸如基板厚度的整體彎曲參數(shù)對芯片彎曲應力具有直接影響。在下填充物角焊縫尖端處，弄清整體因素是否將高度影響局部的應力場。如圖7所示，能量釋放率是無量綱化基板厚度的函數(shù)，L 是芯片的特征長度。

圖7 基板厚度（tsub）對芯片邊緣裂紋的影響

可看出增大的遠場載荷中增加的封裝彎曲結(jié)果，最后也增大了邊緣裂紋現(xiàn)象的可能性。對薄基板而言，基板不夠堅硬使芯片彎曲，而對厚基板而言，基板太堅硬，芯片不能彎曲。所以，通過選擇合適的基板厚度，可降低芯片邊緣裂紋現(xiàn)象。

2.5 芯片-下填充物剝離的影響

在失效封裝中，存在很多種類的失效現(xiàn)象。例如，除了芯片裂紋現(xiàn)象之外，還有下填充物的剝離現(xiàn)象。為了評定不同失效模式的相互作用，研究了芯片-下填充物剝離對芯片邊緣裂紋現(xiàn)象的影響。如圖8所示，當在芯片和下填充物之間沒有剝離現(xiàn)象時，無量綱化應變能釋放率為3.3。當剝離深度為芯片特征長度的1.2%時，無量綱化應變能釋放率下降到3.0。當剝離深度為芯片特征長度的3.6%時，無量綱化應變能釋放率更進一步下降到2.3。對芯片和下填充物之間小的剝離而言，顯著地下降30%。因此，芯片-下填充物剝離減輕了能量，降低了芯片邊緣裂紋。這符合在可靠性試驗中的觀察，對與芯片有良好粘附性的下填充物材料而言，水平裂紋現(xiàn)象出現(xiàn)的可能性更高；然而，發(fā)現(xiàn)最小芯片邊緣裂紋現(xiàn)象，是有大量芯片到下填充物剝離現(xiàn)象的封裝。由于這將影響電性能，那么芯片到下填充物剝離現(xiàn)象本身也是一種失效，因此這不能被認為芯片邊緣裂紋現(xiàn)象解決方案之一。

2.6 下填充物厚度的影響

圖8 芯片- 下填充物剝離對芯片邊緣裂紋的影響

當下填充物厚度改變時，如果保持下填充物焊縫角不變，在能量釋放率方面的改變是可以忽略的。這表明，芯片邊緣裂紋現(xiàn)象對下填充物焊縫角尖端局部參數(shù)非常敏感。

3 結(jié) 論

始于芯片邊緣的芯片水平斷裂，是部分倒裝芯片PBGA 封裝中主要的失效模式。通過大量的有限元分析，探討芯片邊緣裂紋現(xiàn)象并找出其解決方案，可采用傳統(tǒng)的應力分析研究芯片背部垂直裂紋現(xiàn)象。然而，傳統(tǒng)有限元不能捕捉下填充物焊縫角尖端處的應力突出現(xiàn)象，并且不能易于設(shè)計試驗方法論來測定芯片邊緣斷裂的臨界張應力。因此，不能采用傳統(tǒng)的分析來研究芯片邊緣裂紋現(xiàn)象。

采用斷裂力學法，來評定各種封裝參數(shù)對芯片邊緣初始斷裂的影響。對于芯片分離工藝過程，假定在芯片邊緣，存在部分初始缺陷和裂紋，發(fā)現(xiàn)應變能釋放率是芯片邊緣裂紋現(xiàn)象的一種良好特征。與芯片背部裂紋現(xiàn)象不同，芯片邊緣裂紋的主要參數(shù)與局部的影響有關(guān)。最重要的因素是下填充物材料特性，諸如模數(shù)、CTE 和潤濕角。仔細選擇基板厚度，也有助于降低芯片彎曲，也降低了芯片邊緣裂紋現(xiàn)象。芯片和下填充物之間的剝離現(xiàn)象能減輕芯片邊緣裂紋現(xiàn)象，但剝離現(xiàn)象對封裝電性能有潛在危險，因此不能認為是補救。提高芯片劃片工藝質(zhì)量，控制初始缺陷尺寸，將肯定是有幫助的。最佳的下填充物選擇，能夠極大地增加缺陷尺寸的容差，避免采用昂貴的工藝過程和檢查。

[1]T.Y.Wu，Y.Tsukada，and W.T.Chen.Materials and mechanics issues in flip-chip organic packaging[R].in Proc.46th Electron，Comp.Technol，Conf.，June 1996，pp.524-533.

[2]K.Hu，C.P.Yeh，B.Doot，A.F.Skipor，and K.W.Wyatt.Die cracking in flip chip on board assembly[R].in Proc，45thElectron.Comp.Technol.Conf.，Las Vegas，NV，May，pp.293-299.

[3]中國電子學會封裝專業(yè)委員會，電子封裝叢書編委會.微電子封裝手冊（第1 版）[M].北京：電子工業(yè)出版社，200.218-266.

[4]王先春，賈松良.集成電路封裝試驗手冊[M].電子工業(yè)出版社，北京：1998.46-91.