李進(jìn)宇，谷熒柯，謝 翔，李國林

(1.清華大學(xué)微電子學(xué)研究所，北京 100084；2.清華大學(xué)電子工程系，北京 100084)

?

基于FPGA的車載多路圖像采集傳輸系統(tǒng)的設(shè)計(jì)

李進(jìn)宇1，谷熒柯1，謝 翔1，李國林2

(1.清華大學(xué)微電子學(xué)研究所，北京 100084；2.清華大學(xué)電子工程系，北京 100084)

論文提出了一種基于FPGA的多路圖像采集傳輸系統(tǒng)的設(shè)計(jì)方案，應(yīng)用于車載環(huán)境中；系統(tǒng)結(jié)構(gòu)包括4個(gè)圖像采集節(jié)點(diǎn)和1個(gè)中心控制節(jié)點(diǎn)，采集節(jié)點(diǎn)由FPGA控制CMOS圖像傳感器采集圖像，并實(shí)時(shí)存儲(chǔ)于FLASH中；為屏蔽車載環(huán)境中的電磁干擾，采集節(jié)點(diǎn)與控制節(jié)點(diǎn)之間采用塑料光纖作為通信介質(zhì)。論文設(shè)計(jì)了一種適合車載圖像數(shù)據(jù)傳輸?shù)耐ㄐ艆f(xié)議，實(shí)驗(yàn)驗(yàn)證表明，系統(tǒng)能夠?qū)崿F(xiàn)多路圖像數(shù)據(jù)的實(shí)時(shí)采集和存儲(chǔ)，并將各路圖像數(shù)據(jù)穩(wěn)定地傳回PC機(jī)進(jìn)行顯示。

FPGA；多路圖像采集；圖像數(shù)據(jù)傳輸；總線通信協(xié)議；塑料光纖；

0 引言

車載圖像系統(tǒng)是汽車電子領(lǐng)域的一個(gè)重要發(fā)展方向，這種系統(tǒng)從功能上主要分成兩類：行車記錄儀和泊車輔助系統(tǒng)。行車記錄儀記錄汽車行駛前方的圖像信息，泊車輔助系統(tǒng)監(jiān)控汽車周圍2m范圍內(nèi)地面上的圖像信息，輔助駕駛員泊車。對于這類系統(tǒng)的技術(shù)實(shí)現(xiàn)，國內(nèi)外進(jìn)行了相關(guān)的研究。文獻(xiàn)[1]采用集成了ARM+DSP的處理器OMAP3530作為系統(tǒng)的核心，通過USB接口連接多個(gè)自由安裝在車身前后左右的攝像頭記錄汽車周圍的圖像信息，圖像數(shù)據(jù)存儲(chǔ)在系統(tǒng)外接的SD卡上，需要時(shí)讀取SD卡中的圖像數(shù)據(jù)到PC端進(jìn)行顯示。文獻(xiàn)[2]采用DSP作為處理核心，采集到的4路視頻數(shù)據(jù)通過視頻解碼芯片傳輸?shù)紻SP核心中進(jìn)行圖像處理，直接輸出汽車的鳥瞰圖到外接的顯示設(shè)備上顯示。文獻(xiàn)[3]采用FPGA+ARM的架構(gòu)，F(xiàn)PGA控制采集汽車各個(gè)方向的圖像數(shù)據(jù)，ARM對多路圖像數(shù)據(jù)進(jìn)行處理，各路圖像數(shù)據(jù)通過IDB-1394車載網(wǎng)絡(luò)協(xié)議由FPGA傳輸?shù)紸RM中。

車載環(huán)境下存在大量的電磁干擾和無線電干擾，會(huì)對圖像數(shù)據(jù)的傳輸造成影響，塑料光纖(POF)具有幾乎不受電磁干擾和無線電干擾影響的優(yōu)點(diǎn)[4]，因此逐漸成為汽車多媒體信息傳輸網(wǎng)絡(luò)的主流通信介質(zhì)。

基于以上的考慮，本文提出了一種基于FPGA的車載多路圖像采集傳輸系統(tǒng)的設(shè)計(jì)方案，以充分采集汽車周圍各個(gè)方向的圖像數(shù)據(jù)，為了驗(yàn)證該采集系統(tǒng)的有效性，文中實(shí)現(xiàn)了通過塑料光纖系統(tǒng)總線將圖像傳回PC機(jī)顯示的實(shí)驗(yàn)。

1 系統(tǒng)結(jié)構(gòu)與工作原理

系統(tǒng)結(jié)構(gòu)如圖1所示。系統(tǒng)由4個(gè)圖像采集節(jié)點(diǎn)和1個(gè)中心控制節(jié)點(diǎn)組成，圖像采集節(jié)點(diǎn)與中心控制節(jié)點(diǎn)之間采用基于塑料光纖的系統(tǒng)總線進(jìn)行數(shù)據(jù)通信。圖像采集節(jié)點(diǎn)包括圖像傳感器，F(xiàn)LASH和FPGA，實(shí)現(xiàn)圖像數(shù)據(jù)的實(shí)時(shí)采集和存儲(chǔ)，中心控制節(jié)點(diǎn)中包括FPGA和ARM，實(shí)現(xiàn)對各個(gè)圖像采集節(jié)點(diǎn)的控制和圖像數(shù)據(jù)的接收，F(xiàn)PGA和ARM之間通過SPI進(jìn)行數(shù)據(jù)通信。系統(tǒng)總線與各個(gè)節(jié)點(diǎn)之間的接口為塑料光纖收發(fā)器，實(shí)現(xiàn)光信號(hào)與電信號(hào)之間的轉(zhuǎn)換。整個(gè)系統(tǒng)以FPGA作為控制核心，通過ARM上的人機(jī)交互界面發(fā)送系統(tǒng)控制指令對整個(gè)系統(tǒng)進(jìn)行操作。

圖1 系統(tǒng)整體結(jié)構(gòu)

系統(tǒng)的工作原理為：系統(tǒng)上電之后，首先進(jìn)行系統(tǒng)的初始化配置，包括圖像傳感器和FLASH的工作模式配置；然后根據(jù)控制指令，各個(gè)圖像采集節(jié)點(diǎn)進(jìn)行圖像采集，并將圖像數(shù)據(jù)實(shí)時(shí)存儲(chǔ)到FLASH中；當(dāng)需要將圖像數(shù)據(jù)傳輸?shù)絇C時(shí)，讀取各個(gè)圖像采集節(jié)點(diǎn)中FLASH內(nèi)的圖像數(shù)據(jù)，通過系統(tǒng)總線有序地傳輸?shù)街行目刂乒?jié)點(diǎn)的FPGA，然后依次讀取緩存的各路圖像數(shù)據(jù)，通過SPI傳輸?shù)紸RM中，最后通過移動(dòng)存儲(chǔ)設(shè)備將圖像文件拷貝到PC上進(jìn)行顯示。

2 圖像采集節(jié)點(diǎn)設(shè)計(jì)

2.1 圖像采集節(jié)點(diǎn)的硬件結(jié)構(gòu)

圖像數(shù)據(jù)的采集采用OV7660CMOS圖像傳感器模組，它可以通過配置模組內(nèi)部寄存器實(shí)現(xiàn)多種模式的圖像數(shù)據(jù)輸出?？紤]到需要實(shí)時(shí)存儲(chǔ)的圖像數(shù)據(jù)量比較大，選用了型號(hào)為K9K8G08U0M的NAND FLASH作為圖像數(shù)據(jù)的存儲(chǔ)器，它的存儲(chǔ)容量為1 GB，最高寫入速度可以達(dá)到10 MB/s，可以滿足圖像數(shù)據(jù)的實(shí)時(shí)存儲(chǔ)要求。圖像采集節(jié)點(diǎn)中采用型號(hào)為Spartan3E-XC3S500E的FPGA用于控制圖像傳感器和FLASH。

圖像傳感器，F(xiàn)LASH和FPGA的硬件連接如圖2所示。圖像傳感器部分主要引腳包括SCCB協(xié)議接口SIO_D，SIO_C，模組輸入時(shí)鐘XCLK，圖像數(shù)據(jù)輸出Y[7：0]，圖像數(shù)據(jù)時(shí)鐘PCLK，行同步信號(hào)HREF，場同步信號(hào)VSYNC。FLASH部分主要引腳包括片選信號(hào)CE，命令鎖存信號(hào)CLE，地址鎖存信號(hào)ALE，數(shù)據(jù)輸入輸出接口I/O[7：0]，寫使能WE，讀使能RE，以及FLASH內(nèi)部工作狀態(tài)信號(hào)R/B。

圖2 圖像采集節(jié)點(diǎn)的硬件連接

2.2 FPGA設(shè)計(jì)

圖像采集節(jié)點(diǎn)的FPGA設(shè)計(jì)包括圖像傳感器控制接口、FLASH控制接口和核心控制模塊的設(shè)計(jì)。

核心控制模塊對圖像采集節(jié)點(diǎn)接收到的中心控制節(jié)點(diǎn)發(fā)來的控制指令根據(jù)預(yù)先約定的協(xié)議進(jìn)行解析，將相關(guān)控制信息分別送到圖像傳感器控制接口和FLASH控制接口，從而控制圖像傳感器和FLASH的協(xié)調(diào)工作。

圖像傳感器控制接口包括3個(gè)部分，圖像傳感器控制模塊，SCCB控制模塊和圖像傳感器接口。圖像傳感器控制模塊根據(jù)核心控制模塊解析得到的圖像傳感器配置信息，得到配置地址和配置數(shù)據(jù)發(fā)送給SCCB控制模塊，并產(chǎn)生一個(gè)使能SCCB控制模塊的信號(hào)，當(dāng)這個(gè)使能信號(hào)上升沿到來時(shí)，讀取配置地址和配置數(shù)據(jù)，給到SCCB協(xié)議模塊中，完成對圖像傳感器的初始化配置。圖像傳感器模組中對寄存器的操作通過SCCB協(xié)議總線實(shí)現(xiàn)，SCCB協(xié)議模塊采用已有的IP核，簡化了設(shè)計(jì)過程。

圖像采集節(jié)點(diǎn)的系統(tǒng)配置和初始化完成之后，開始進(jìn)行圖像采集，采集得到的圖像數(shù)據(jù)通過圖像傳感器接口輸出。根據(jù)輸出的行同步HREF和場同步VSYNC信號(hào)，配合PCLK對輸出的圖像數(shù)據(jù)進(jìn)行采集，并將圖像數(shù)據(jù)存入一個(gè)FPGA內(nèi)部的雙口RAM中。RAM中每存滿2 048byte圖像數(shù)據(jù)，則將其寫入FLASH中。2 048 byte剛好為系統(tǒng)采用的FLASH芯片一頁所包含的數(shù)據(jù)量。

FLASH控制接口包括2個(gè)部分，控制模塊和數(shù)據(jù)接口。核心控制模塊解析得到的對FLASH進(jìn)行具體操作的指令，輸入FLASH控制模塊中，實(shí)現(xiàn)FLASH的初始化。

FLASH寫入的一般工作流程為：WE上升沿采樣I/O口的數(shù)據(jù)，先寫入0x80，再將FLASH中的行地址和列地址寫入，然后將緩存中的圖像數(shù)據(jù)寫入，最后寫入0x10作為數(shù)據(jù)寫入的結(jié)束。數(shù)據(jù)寫入結(jié)束之后，讀取FLASH的狀態(tài)寄存器，檢查I/O6或者R/B的狀態(tài)，若I/O6或R/B有一個(gè)為1，繼續(xù)檢查I/O0的狀態(tài)，若為1，則表示數(shù)據(jù)寫入錯(cuò)誤，若為0，則表示數(shù)據(jù)寫入正確，從而實(shí)現(xiàn)了圖像數(shù)據(jù)的存儲(chǔ)。

3 系統(tǒng)總線設(shè)計(jì)

3.1 系統(tǒng)總線硬件結(jié)構(gòu)

系統(tǒng)總線通過塑料光纖進(jìn)行數(shù)據(jù)傳輸。系統(tǒng)采用型號(hào)為EDL300T的塑料光纖收發(fā)器作為系統(tǒng)總線與各個(gè)節(jié)點(diǎn)之間的接口，它能實(shí)現(xiàn)光信號(hào)與LVDS信號(hào)之間的轉(zhuǎn)換。FPGA與塑料光纖收發(fā)器之間的硬件連接如圖3所示，主要引腳為LVDS差分輸入信號(hào)RX+，RX-，LVDS差分輸出信號(hào)TX+，TX-，以及收發(fā)器的狀態(tài)信號(hào)SD。

圖3 總線接口硬件連接

系統(tǒng)總線的結(jié)構(gòu)為星型結(jié)構(gòu)，中心控制節(jié)點(diǎn)作為星型網(wǎng)絡(luò)的中心，控制整個(gè)系統(tǒng)總線，各個(gè)圖像采集節(jié)點(diǎn)通過其上的塑料光纖收發(fā)器分別與中心控制節(jié)點(diǎn)的4個(gè)塑料光纖收發(fā)器相連接，圖像采集節(jié)點(diǎn)之間不需要進(jìn)行數(shù)據(jù)通信。

3.2 系統(tǒng)總線通信協(xié)議

3.2.1 幀結(jié)構(gòu)

圖像采集節(jié)點(diǎn)和中心控制節(jié)點(diǎn)之間采用基于幀的方式進(jìn)行通信，針對系統(tǒng)中控制指令和圖像數(shù)據(jù)的傳輸，分別設(shè)計(jì)了兩種格式的幀：指令幀和圖像幀。指令幀由中心控制節(jié)點(diǎn)發(fā)送給各個(gè)圖像采集節(jié)點(diǎn)，圖像幀由圖像采集節(jié)點(diǎn)發(fā)送給中心控制節(jié)點(diǎn)。每一幀中包含不同的區(qū)域，分別為同步域、標(biāo)識(shí)域、地址域、數(shù)據(jù)域、校驗(yàn)域。同步域用于對輸入的串行通信數(shù)據(jù)進(jìn)行時(shí)鐘同步以及作為幀起始標(biāo)志，標(biāo)識(shí)域用于區(qū)分幀的類型，地址域?yàn)閳D像采集節(jié)點(diǎn)的地址，同步域、標(biāo)識(shí)域和地址域?yàn)橐粠膸^，數(shù)據(jù)域包含幀的核心信息，控制指令和圖像數(shù)據(jù)就在數(shù)據(jù)域中，校驗(yàn)域?yàn)閷M(jìn)行CRC校驗(yàn)結(jié)果。

如圖4所示，指令幀由同步域，標(biāo)識(shí)域，地址域，數(shù)據(jù)域組成。同步域?yàn)?010 1011，標(biāo)識(shí)域?yàn)?000 0001，地址域?yàn)橹付ǖ膱D像采集節(jié)點(diǎn)的地址，數(shù)據(jù)域?yàn)?byte的控制指令，用于控制圖像采集節(jié)點(diǎn)進(jìn)行圖像采集，圖像存儲(chǔ)，圖像傳輸?shù)炔僮鳌?/p>

同步域標(biāo)識(shí)域地址域數(shù)據(jù)域1byte1byte1byte6byte

圖4 指令幀結(jié)構(gòu)

圖像幀結(jié)構(gòu)如圖5所示，由同步域，標(biāo)識(shí)域，地址域，數(shù)據(jù)域和校驗(yàn)域組成。同步域?yàn)?010 1010 1010 1011，標(biāo)識(shí)域?yàn)?100 0001，地址域?yàn)閳D像數(shù)據(jù)來源的圖像采集節(jié)點(diǎn)的地址，數(shù)據(jù)域?yàn)閳D像數(shù)據(jù)，圖像數(shù)據(jù)存儲(chǔ)在FLASH中，F(xiàn)LASH的數(shù)據(jù)按頁(PAGE)進(jìn)行讀取，每一頁中包含2 048 byte的數(shù)據(jù)，因此數(shù)據(jù)域的長度為2 048byte。校驗(yàn)域?yàn)閳D像幀進(jìn)行CRC校驗(yàn)得到的2 byte校驗(yàn)和。

同步域標(biāo)識(shí)域地址域數(shù)據(jù)域校驗(yàn)域2byte1byte1byte2048byte2byte

圖5 圖像幀結(jié)構(gòu)

3.2.2 系統(tǒng)總線的通信過程

(1)中心控制節(jié)點(diǎn)往各圖像采集節(jié)點(diǎn)發(fā)送一個(gè)指令幀；

(2)圖像采集節(jié)點(diǎn)解析指令幀中數(shù)據(jù)域的內(nèi)容；

(3)判斷是否要讀取FLASH中的數(shù)據(jù)；

(4)如果不是，則根據(jù)指令對圖像采集節(jié)點(diǎn)進(jìn)行操作，比如系統(tǒng)配置，圖像采集，圖像存儲(chǔ)；

(5)如果是，則讀取FLASH中指令指定地址的一頁圖像數(shù)據(jù)，打包成一個(gè)圖像幀；

(6)圖像采集節(jié)點(diǎn)將圖像幀發(fā)送到中心控制節(jié)點(diǎn);

(7)中心控制節(jié)點(diǎn)將一個(gè)圖像幀中包含的圖像數(shù)據(jù)提取出來，存入FPGA內(nèi)部的雙口RAM，來自不同圖像采集節(jié)點(diǎn)的圖像幀緩存在不同的雙口RAM中;

(8)依次將各RAM中的圖像數(shù)據(jù)通過SPI傳輸?shù)紸RM;

(9)循環(huán)(1)到(8)直到每個(gè)圖像采集節(jié)點(diǎn)中的一幀圖像傳輸完成，進(jìn)行下一幀圖像數(shù)據(jù)的傳輸。

3.2 系統(tǒng)總線的FPGA設(shè)計(jì)

系統(tǒng)總線的FPGA設(shè)計(jì)包括發(fā)送模塊和接收模塊的設(shè)計(jì)。

發(fā)送模塊對將要發(fā)送出去的數(shù)據(jù)按照通信協(xié)議進(jìn)行打包。對于幀長度較小的指令幀，直接采用1個(gè)72bit的寄存器cmd_frame[71：0]來存儲(chǔ)指令幀的內(nèi)容，幀頭信息寫入cmd_frame[71：48]，控制指令寫入cmd_frame[47：0]。而對于幀長度較大的圖像幀，采用FPGA內(nèi)部的雙口RAM資源，雙口RAM的深度為2 054，數(shù)據(jù)位寬為8bit，根據(jù)圖像幀的結(jié)構(gòu)，幀中的每一個(gè)區(qū)域都有對應(yīng)的地址，其中數(shù)據(jù)域的地址為4到2051，按地址依次將一幀圖像幀寫入雙口RAM中，實(shí)現(xiàn)協(xié)議幀的打包。打包好的數(shù)據(jù)經(jīng)過并串轉(zhuǎn)換和單端轉(zhuǎn)差分的處理，以LVDS差分對的形式送到塑料光纖收發(fā)器中發(fā)送出去。

接收模塊首先將塑料光纖收發(fā)器接收到的差分信號(hào)轉(zhuǎn)換為單端信號(hào)，然后進(jìn)行串行數(shù)據(jù)恢復(fù)和協(xié)議幀解析，實(shí)現(xiàn)一幀數(shù)據(jù)的通信。

串行數(shù)據(jù)恢復(fù)采用基于過采樣的方法實(shí)現(xiàn)[5]。FPGA的時(shí)鐘管理模塊生成4個(gè)等相位偏移的時(shí)鐘對輸入的串行數(shù)據(jù)進(jìn)行采樣，得到4路過采樣數(shù)據(jù)，并進(jìn)行同步處理，根據(jù)對過采樣數(shù)據(jù)進(jìn)行串行數(shù)據(jù)跳變沿檢測的結(jié)果確定最佳采樣時(shí)鐘，該時(shí)鐘對應(yīng)的一路采樣數(shù)據(jù)即為恢復(fù)出來的串行數(shù)據(jù)。

對于恢復(fù)出來的串行數(shù)據(jù)，按照通信協(xié)議進(jìn)行解析，得到通信幀中的核心信息。將串行數(shù)據(jù)依次移入8bit的移位寄存器中，進(jìn)行檢測，當(dāng)檢測到幀起始標(biāo)志時(shí)，對于指令幀，將接下來的數(shù)據(jù)直接存入寄存器cmd[63:0]中，而對于圖像幀，因包含的數(shù)據(jù)量較大，則將幀起始標(biāo)志之后的2 052×8 bit數(shù)據(jù)依次存入到一個(gè)深度為2 052，位寬為8的雙口RAM中。

4 實(shí)驗(yàn)結(jié)果與功能驗(yàn)證

為實(shí)現(xiàn)圖像數(shù)據(jù)的實(shí)時(shí)存儲(chǔ)，需要測試FLASH的寫入速度。采用邏輯分析儀對FLASH的寫操作進(jìn)行測試，得到時(shí)序如圖6所示，在25 MHz時(shí)鐘下，寫操作的速度為8.7 MB/s，對于分辨率為480×480，bayer格式輸出的圖像數(shù)據(jù)，每一幀大小約為0.22 MB，若圖像傳感器采集的幀率為30 fps，則圖像數(shù)據(jù)率約為6.6 MB/s，因此可滿足圖像數(shù)據(jù)的實(shí)時(shí)存儲(chǔ)。

圖6 FLASH寫操作時(shí)序

系統(tǒng)中圖像采集節(jié)點(diǎn)和中心控制節(jié)點(diǎn)之間的數(shù)據(jù)通信通過系統(tǒng)總線來完成，對于圖像幀的通信測試，在圖像采集節(jié)點(diǎn)中生成確定的2 048 byte數(shù)據(jù)，打包成一個(gè)圖像幀，以100 Mbps的速度發(fā)送到中心控制節(jié)點(diǎn)，循環(huán)發(fā)送1 000個(gè)這樣的圖像幀，并在ARM中將這1 000個(gè)圖像幀的數(shù)據(jù)寫入一個(gè)文件中，重復(fù)兩次圖像幀的通信測試，得到兩個(gè)數(shù)據(jù)文件并進(jìn)行對比，如圖7所示。

在對各個(gè)部分進(jìn)行調(diào)試驗(yàn)證之后，按照系統(tǒng)的工作原理，對系統(tǒng)整體的功能進(jìn)行調(diào)試。4個(gè)圖像采集節(jié)點(diǎn)同時(shí)采集480×480，bayer格式的圖像，實(shí)時(shí)存儲(chǔ)在該節(jié)點(diǎn)的FLASH中，然后同時(shí)讀取各個(gè)圖像采集節(jié)點(diǎn)中的一副圖像數(shù)據(jù)，由系統(tǒng)總線傳輸?shù)街行目刂乒?jié)點(diǎn)中，再依次通過SPI接口傳輸

圖7 圖像幀通信測試

到ARM開發(fā)板上，得到4幅圖像的數(shù)據(jù)文件。將這4個(gè)數(shù)據(jù)文件拷貝到電腦上，分別進(jìn)行插值處理轉(zhuǎn)換為可以直接打開顯示的BMP格式圖像，如圖8所示。結(jié)果表明，系統(tǒng)的整體設(shè)計(jì)是可行，系統(tǒng)采集并經(jīng)過系統(tǒng)總線傳輸?shù)玫降亩嗦穲D像質(zhì)量清晰，滿足系統(tǒng)的要求。

5 結(jié)束語

本文設(shè)計(jì)并實(shí)現(xiàn)了一種基于FPGA和塑料光纖的車載多路圖像采集傳輸系統(tǒng)，該系統(tǒng)通過4個(gè)相互獨(dú)立且能夠靈活放置的圖像采集節(jié)點(diǎn)，能夠充分記錄汽車周圍的圖像信息，而且采用了塑料光纖，可以不受汽車內(nèi)電磁干擾穩(wěn)定的進(jìn)行圖像數(shù)據(jù)的傳輸。

[1] LE NGUYEN D,LEE M E,LENSKY A.The design and implementation of new Vehicle Black Box using the OBD information．Computing and Convergence Technology (ICCCT),2012 7th International Conference on.IEEE,2012:1281-1284.

[2] THOMAS B,CHITHAMBRARAN R,PICARD Y,et al.Development of a cost effective bird's eye view parking assistance system．Recent Advances in Intelligent Computational Systems (RAICS),IEEE,2011:461-466.

(a)

(b)

(c)

(d)

[3] SHIMIZU S,KAWAI J,YAMADA H.Wraparound view system for motor vehicles.Fujitsu Sci.Tech.J,2010,46(1):95-102.

[4] 李嘉潔,陳非凡.基于加權(quán)表決的 POF 信號(hào)時(shí)鐘數(shù)據(jù)恢復(fù)方法.光通信技術(shù),2012,36(2):47-50.

[5] YANG C K K,FARJAD-RAD R,HOROWITZ M A.A 0.5-μm CMOS 4.0-Gbit/s serial link transceiver with data recovery using oversampling.Solid-State Circuits,IEEE Journal of,1998,33(5):713-722．

Design of Vehicular Multiple Image Capture and Transmission System Based on FPGA

LI Jin-yu1,GU Ying-ke1,XIE Xiang1,LI Guo-lin2

(1.Institute of Microelectronics,Tsinghua University,Beijing 100084,China;2. Department of Electronic Engineering,Tsinghua University,Beijing 100084,China)

The design of vehicular multiple image capture and transmission system based on FPGA was proposed in this paper . The system included four image acquisition nodes and a central control node,the image acquisition node controlled CMOS image sensor to capture images data and then was stored in FLASH in real time. For shielding electromagnetic interference in the automotive environment,the system usesd plastic optical fiber as communication media between acquisition node and control node. A communication protocol used for vehicular image data transmission was designed in this paper. As the experiment and test shows,the system can achieve real-time multi-channel image acquisition and storage,and bring all image data back to PC for display.

FPGA; image acquisition; image transmission; bus protocol; plastic optical fiber;

2014-12-10 收修改稿日期：2015-06-28

TP361

A

1002-1841(2015)09-0053-03

李進(jìn)宇(1988—)，碩士研究生，研究方向?yàn)榍度胧较到y(tǒng)，數(shù)字電路系統(tǒng)設(shè)計(jì)。E-mail：ljytakk129@163.com 謝翔(1971—)，副研究員，研究方向?yàn)榧呻娐吩O(shè)計(jì)，圖像處理，無線能量傳輸?shù)取?/p>