吳柏昆，賈涵陽，余文志，吳 鋒，錢銀博

(華中科技大學光學與電子信息學院，湖北武漢 430074)

?

基于STM32高速誤碼測試儀設(shè)計與實現(xiàn)

吳柏昆，賈涵陽，余文志，吳 鋒，錢銀博

(華中科技大學光學與電子信息學院，湖北武漢 430074)

針對目前市場上主流的國外誤碼儀價格昂貴，操作復雜的現(xiàn)象，設(shè)計了一種基于STM32的高速誤碼測試儀。該儀器具有4個測試信道，每個信道能涵蓋9.9～11.3 Gbps間的標準協(xié)議測試速率，支持多種偽隨機碼輸出及誤碼率同步顯示，具有良好觸摸屏控制的人機界面。本文對該測試儀的硬件和軟件進行了具體闡述。測試結(jié)果證明，該測試儀滿足誤碼測試的需求，具有可靠性高，操作簡單，價格較低的特點。

STM32；高速誤碼測試儀；眼圖；誤碼率；人機交互

0 引言

在高速通信系統(tǒng)中，誤碼測試儀作為檢驗數(shù)據(jù)傳輸質(zhì)量的工具有著重要作用。隨著10 Gbps、40 Gbps光模塊與AOC的發(fā)展，市場上對價格適中，操作簡單的誤碼儀的需求不斷增長。雖然目前國內(nèi)外對高速率誤碼儀的研究都有了一定的突破，但市場上多為國外產(chǎn)品，其價格高昂，操作復雜，維護困難。至于國內(nèi)的誤碼儀產(chǎn)品相對較少，而且已推向市場的產(chǎn)品大都在測試速率、人機交互以及其它各項性能指標都未能達到國際水平。為此，開發(fā)一種價格較低，操作簡單，性能可靠的誤碼測試儀，滿足實際中對通信系統(tǒng)基本的誤碼測試功能，尤為重要。

1 系統(tǒng)總體設(shè)計與工作原理

如圖1所示，系統(tǒng)主要由各個電路模塊組成：電源系統(tǒng)、碼型信號輸出與檢測電路、信號優(yōu)化電路、時鐘信號電路、人機交互的觸控液晶顯示屏(LCD)。

相對于基于FPGA的誤碼儀方案[1]，本誤碼測試系統(tǒng)選用STM32F103RBT6[2]作為控制處理器，其內(nèi)核為ARM 32位Cortex-M3，最高主頻可達到72 MHz。它片內(nèi)集成了2個I2C接口、3個USART、多個ADC通道，支持SWD與JTAG調(diào)試。這樣豐富的接口能滿足系統(tǒng)對各電路模塊的控制。

圖1 系統(tǒng)整體框架圖

其中，系統(tǒng)的碼型信號輸出與檢測電路選用VSC8248作為主芯片[3]。選用該芯片是因其具有4個高速收發(fā)的10Gbps傳輸通道，能方便實際中同時對4個10 Gbps的光模塊測試，也能對40 Gbps的AOC進行檢測。它內(nèi)部集成了能夠產(chǎn)生不同偽隨機碼信號的PRBS碼生成模塊、誤碼檢測模塊和具有一定時鐘數(shù)據(jù)恢復(CDR)功能的模塊。另一方面，為了保證系統(tǒng)碼型輸出信號的質(zhì)量，本系統(tǒng)的信號優(yōu)化電路采用GN2010E芯片，該芯片強大的CDR功能能夠滿足優(yōu)化信號的要求。而時鐘信號電路則選用Si570這款可編程的時鐘芯片，它可以通過編程控制選擇輸出頻率為10～945 MHz的時鐘信號，而且溫度穩(wěn)定性好，能夠達到±20 PPM。

本系統(tǒng)為了保證自身高速信號傳輸時受到影響較小，因此選用了集成度較高的芯片，并且添加了專門優(yōu)化高速信號質(zhì)量的模塊。更重要的是，高集成度還使得信號完整性設(shè)計難度降低，簡化了電路設(shè)計、程序設(shè)計，間接的使總體成本變得較低。

2 硬件設(shè)計

2.1 電源系統(tǒng)

電源是系統(tǒng)穩(wěn)定運行的基礎(chǔ)，由于誤碼測試儀有許多高速電路，在需要多路低電壓輸出的同時，還要求電源紋波較小，瞬態(tài)響應(yīng)好，以保證高速邏輯電平轉(zhuǎn)換時不至于出現(xiàn)電源軌道塌陷，影響到系統(tǒng)的性能。因此采用LDO與DC/DC兩種電源芯片來滿足供電需求。

如圖2電源樹所示，整個系統(tǒng)共需要有5 V、3.3 V、1.8 V、1.2 V4種電壓，系統(tǒng)采用5 V適配器(220 V市電轉(zhuǎn)5 V DC開關(guān)電源)進行輸入，一路接LDO穩(wěn)壓至3.3 V；另一路通過DC/DC將5 V轉(zhuǎn)為2.5 V，再接2個LDO分別穩(wěn)壓至1.8 V與1.2 V。這樣的設(shè)計能夠有效地提高系統(tǒng)電源的性能與效率。

圖2 系統(tǒng)電源樹設(shè)計

其中，由5 V電壓經(jīng)過LDO芯片穩(wěn)壓至3.3 V電路如圖3所示。芯片輸出端通過68 μF的鉭電容進行濾波，然后輸出3路的3.3 V電壓對系統(tǒng)其它模塊供電。

圖3 5V轉(zhuǎn)3.3V電路

2.2 時鐘信號電路

因為系統(tǒng)需要不同頻率的時鐘信號進行倍頻，故采用可編程有源時鐘[4]。而同時要考慮到時鐘要準確、穩(wěn)定，因此選用了具有此特點的Si570芯片。

時鐘信號電路主要由Si570時鐘芯片與CDCP1803RGET時鐘分配芯片組成。如圖4所示，STM32通過I2C接口控制Si570芯片輸出相應(yīng)頻率的時鐘信號，信號通過分配芯片CDCP1803RGET后輸出相同頻率的兩路差分信號。一路REFCLK±作為VSC8248的參考時鐘源的輸入，另一路作為同步時鐘接至SMA接口輸出。

圖4 時鐘系統(tǒng)框圖

2.3 碼型信號輸出與檢測電路、信號優(yōu)化電路

當前，我國高校后勤保障服務(wù)的社會化程度、專業(yè)化水平與我國經(jīng)濟社會發(fā)展和高等教育未來改革趨勢還不相適應(yīng)。政策法規(guī)不夠完善，體制障礙尚未消除，后勤保障服務(wù)市場不夠規(guī)范，行業(yè)組織不夠健全，專業(yè)人才十分匱乏，整體保障能力和服務(wù)水平與現(xiàn)代大學的發(fā)展要求仍有差距，不能完全滿足師生日益增長的多樣化的服務(wù)需求。

系統(tǒng)的碼型信號輸出與檢測電路，主要由VSC8248芯片及其周邊的去耦電容及上下拉電阻組成。該電路主要的是通過收發(fā)各4路的高速差分線進行信號的輸出以及接收檢測，它們的差分阻抗都為100 Ω。值得注意得是，在實際PCB制作時[5],這些傳輸信號的每組高速差分線的繪制需要嚴格地保證等長與均勻，避免出現(xiàn)尖銳的拐角，并且要盡量做到與器件焊盤處的寬度一致且平滑連接，這樣才能保證阻抗的連續(xù)。同時，高速信號走線長度要盡可能的短，以降低衰減帶來的影響[6]。本系統(tǒng)的高速差分走線采用半球圓點輻射的方法，盡量使每組長度盡量一樣。

誤碼測試儀本身作為一個信號源，首先其輸出的信號一定要好，而為了判斷信號的好壞，需要引入眼圖的概念。圖5為眼圖的示意圖。眼圖好壞[7]，首先看眼圖的上升時間和下降時間，它們是20%～80%區(qū)域?qū)?yīng)的時長，時間越短代表信號及容忍誤碼比率越好；然后是Q因子，它是"1"電平的平均值Ptop與"0"電平的平均值Pbase的差，再與"1"、"0"信號噪聲有效值之和的比值，它越高，直接反應(yīng)眼圖質(zhì)量越好，信噪比越高，而輸出端Q因子的值一般要大于12；此外還要測試眼圖的抖動，總體抖動越小即信號越穩(wěn)定，噪聲越小。

圖5 眼圖示意圖

為了保證系統(tǒng)的輸出端信號足夠好，信號優(yōu)化電路顯得尤為重要。如圖6所示，為其中一傳輸通道的優(yōu)化電路。電路主芯片GN2010E由3.3V電源供電，并聯(lián)的去耦電容起到減少電源噪聲的作用。工作時只用到TX端，碼型信號通過差分線TXSDIP/N端進入，串聯(lián)的電容能隔斷直流。此時STM32通過SDA及SCL控制調(diào)整參數(shù)，實現(xiàn)對信號的CDR功能，然后經(jīng)過優(yōu)化的信號從輸出端TXSDOP/N傳輸至外圍SMA頭輸出。其中為了保證差分阻抗是100 Ω，輸出端添加了如圖參數(shù)的電阻模塊以達到阻抗匹配的效果。

圖6 信號優(yōu)化電路

2.4 人機交互觸控LCD

本系統(tǒng)的觸控LCD具有10寸大觸摸屏，高亮度真彩色800×600像素顯示，配件齊全，開發(fā)平臺簡單易用，功能強大。

在實際電路中，STM32通過UART控制LCD，其輸出模塊串口接口電路如圖7所示。 LCD采用5V供電，STM32可以通過MOS管控制LCD的開關(guān)(圖中的SWITCH)，LCD_DIN與LCD_DOUT為串口數(shù)據(jù)線，用來進行通信。

圖7 LCD顯示屏串口接口模塊電路

3 軟件設(shè)計

系統(tǒng)的程序是通過Keil uVision4平臺開發(fā)的。Keil開發(fā)環(huán)境完全支持ARM Cortex M3系列處理器，使用接近傳統(tǒng)C語言的語法來開發(fā)，集成編譯器、匯編器、實時操作系統(tǒng)、項目管理器、調(diào)試器等，便捷高效。系統(tǒng)主程序流程圖如圖8所示。

圖8 系統(tǒng)主程序流程圖

系統(tǒng)初始化主要包括配置STM32的系統(tǒng)時鐘，將I2C與UART等接口和一些標志位分配到指定的引腳，設(shè)定系統(tǒng)的中斷優(yōu)先級，初始化標準延時程序，控制硬件點亮顯示屏等。

觸控LCD主要完成對誤碼測試儀系統(tǒng)的可視化操作與控制。用戶可以在顯示屏上面直觀的設(shè)置誤碼儀測試的速率，碼型，定時模式，開關(guān)誤碼儀等，而且相關(guān)的設(shè)置參數(shù)也會出現(xiàn)在顯示屏上以便用戶查閱。當誤碼儀開始檢測誤碼時，STM32會對各個通道的誤碼進行讀取并計算誤碼率，然后同步的在顯示屏上面進行顯示，以此來達到實時的控制和反饋。

4 系統(tǒng)測試

4.1 系統(tǒng)自身信號的測試

首先對高速誤碼測儀本身的輸出端信號進行眼圖質(zhì)量的測試，測試平臺為DSA72504D數(shù)字示波器。將誤碼測試儀設(shè)置不同的速率，碼型都為PRBS31，對各通道信號進行眼圖測試，測試時間為10 min，并記錄上升時間，下降時間，Q因子以及抖動數(shù)據(jù)。由于相同速率下各通道的測試結(jié)果十分接近，取其中通道1在10.323 Gbps下的眼圖情況，如圖9所示。

圖9 發(fā)送端PRBS31眼圖

其中通道1具體的測試數(shù)據(jù)如表1所示。

表1 通道1在PRBS31碼型輸出信號眼圖參數(shù)測試數(shù)據(jù)表

測試數(shù)據(jù)表明，在10 Gbps附近的標準協(xié)議速率間，輸出端信號眼圖的上升時間和下降時間都在較小的30 ps以內(nèi)，而Q因子都在18以上，這滿足輸出端信號眼圖Q因子的要求，且不同速率的總體抖動在20 ps以下，相對較小。這表明輸出端的信號質(zhì)量已經(jīng)相對較好，達到作為誤碼測試儀信號輸出的要求。

4.2 系統(tǒng)對光模塊的誤碼測試

實驗利用本設(shè)計的高速誤碼測試儀系統(tǒng)分別對單通道的10 Gbps光模塊以及4通道的40 Gbps光模塊進行誤碼檢測，再利用型號為BSA125C的誤碼分析儀對同樣的光模塊進行測試，測試時間都為10 min。然后兩個測試結(jié)果對比如表2。

表2 光模塊誤碼測試數(shù)據(jù)表

測試結(jié)果表明，本系統(tǒng)對光模塊的誤碼檢測功能具有可靠性和準確性，能夠正確的檢測出光模塊的誤碼情況，實現(xiàn)基本的誤碼檢測要求，達到預期的目的。

5 結(jié)束語

本文提出了利用STM32F103RBT6作為主控芯片，以VSC8248作為信號產(chǎn)生與檢測電路驅(qū)動芯片，GN2010E作為信號優(yōu)化電路CDR功能主芯片基礎(chǔ)的高速誤碼測試儀方案。本文給出了系統(tǒng)的總體框架圖，闡述了各個系統(tǒng)模塊的硬件設(shè)計和主要的軟件流程圖，并介紹了判斷信號眼圖質(zhì)量的重要參數(shù)。最后通過系統(tǒng)實物的搭建和測試，證明了設(shè)計方案的可行性和可靠性，能夠滿足基本的誤碼測試需求，而且具有價格低，操作簡單的特點，使其具有一定的普及性優(yōu)勢。本高速誤碼測試儀已經(jīng)在實驗室日常對10 Gbps或40 Gbps光模塊的誤碼測試中得到應(yīng)用，使得誤碼測試更加簡單方便。

[1] 朱曉林.基于FPGA的誤碼率測試儀設(shè)計：[學位論文].北京.北京郵電大學，2010.

[2] 陳啟軍，余有靈，張偉，等．嵌入式系統(tǒng)及其應(yīng)用．上海：同濟大學出版社，2011．

[3] 范成相.基于VSC8248的高速誤碼測試系統(tǒng)的設(shè)計與實現(xiàn):[學位論文].武漢:武漢理工大學,2012.

[4] 胡吉銘等.可編程誤碼儀的設(shè)計與實現(xiàn)[學位論文].北京:北京航空航天大學,2006.

[5] 張海濤,趙亦工.高速PCB的疊層設(shè)計：[學位論文].西安:西安電子科技大學,2003.

[6] 王增福.高速串行傳輸關(guān)鍵技術(shù)的研究與設(shè)計:[學位論文],西安:西安電子科技大學,2012.

[7] SHAMEEM Z.通過眼圖和BER測試分析高速串行鏈路的信號質(zhì)量.電子設(shè)計技術(shù).2009,01.

Design and Implementation of High Speed Bit Error Rate Tester Based on STM32

WU Bo-kun,JIA Han-yang,YU Wen-zhi,WU Feng,QIAN Yin-bo

(College of Optics and Electronic Information,Huazhong University of Science and Technology,Wuhan 430074,China)

Due to the high price and complex operation of the mainstream foreign bit error rate testers at present,a high speed bit error rate tester that based on STM32 was designed. The tester was provided with four test channels which covered the speed of standard protocol from 9.9 Gbps to 11.3 Gbps,and it also supported multiple pseudo-random codes outputting and can synchronously display the bit error rate with well touchscreen-controlled human interface. A specific description about the hardware and software of the tester was made in this paper. The results of the test experiment prove that the tester can meet the demand of bit error testing which has the features of high reliability,simple operation and low price.

STM32;high speed bit error rate tester;eye diagram;bit error rate;human-computer interaction

2014-12-22 收修改稿日期：2015-06-25

TM93

A

1002-1841(2015)09-0031-04

吳柏昆(1988—)，碩士研究生，主要研究方向為光電信號處理，光電測試技術(shù)。E-mail：wbksoon@sina.com 錢銀博(1982—)，博士后，主要研究方向為光電測試儀器儀表設(shè)計。E-mail:qianyinbo@hust.edu.cn