張 猛,夏之荷,周 瑋,陳榮盛,王 文,郭海成
(香港科技大學(xué) 先進(jìn)顯示與光電子技術(shù)國家重點(diǎn)實(shí)驗(yàn)室,香港)
多晶硅薄膜晶體管(TFT)技術(shù)的不斷進(jìn)步,推動(dòng)了顯示器向著高分辨率低功耗方向發(fā)展[1]。相對非晶硅TFT而言,多晶硅TFT有著較高的載流子遷移率,這使得將像素單元和驅(qū)動(dòng)電路集成在同一面板上進(jìn)而實(shí)現(xiàn)片上系統(tǒng)(SOP)應(yīng)用成為可能[2]。為了真正實(shí)現(xiàn)SOP應(yīng)用,高性能高可靠性的多晶硅TFT成為必不可少的關(guān)鍵元素。在過去的幾十年間,為了制造出高性能多晶硅TFT,很多的工藝方法被提出并加以應(yīng)用[3-7]。對于多晶硅TFT性能的改良,主要集中在對柵氧的替換[3],對柵氧與溝道的界面處的處理[4]以及對有源區(qū)溝道的調(diào)整[5-7]。在有源區(qū)溝道的處理方面,工藝方法主要包括以下3個(gè)方面:離子鈍化的應(yīng)用[5],高溫退火處理[6]以及納微結(jié)構(gòu)的整合[7]。雖然這些工藝方法可以對器件性能帶來一定程度的改善,但同時(shí)也衍生出一些其他問題,比如工藝穩(wěn)定度及可靠性問題[5-6],與當(dāng)前工業(yè)標(biāo)準(zhǔn)工藝流程不兼容等[7]。最近,筆者研究團(tuán)隊(duì)發(fā)明了搭橋晶粒(BG)技術(shù)[8-11]應(yīng)用于有源區(qū)的改良。通過在溝道區(qū)選擇性地進(jìn)行BG線的注入摻雜,充分有效利用晶粒尺寸效應(yīng)(grain size effect)[8],短溝道效應(yīng)(short channel effect)[9]和多結(jié)效應(yīng)(multijunction effect)[10-11],使 多 晶 硅TFT的性能得到了全方位的改善。
對于p型多晶硅TFT而言,負(fù)偏壓溫度不穩(wěn)定性(NBTI)[12-14],自加熱(SH)[15-17]和熱載流子(HC)[18-20]是引起器件退化的3個(gè)最主要的因素。本文將系統(tǒng)地研究BG多晶硅TFT在不同的直流應(yīng)力下(直流NBTI應(yīng)力,直流SH應(yīng)力和直流HC應(yīng)力)的退化行為和退化機(jī)制。與普通的多晶硅TFT相比,BG多晶硅TFT在上述3個(gè)方面可靠性均有(較大)改善。更好的負(fù)偏壓溫度不穩(wěn)定性主要源于溝道內(nèi)的硼氫鍵的形成;更好的自加熱可靠性主要源于焦耳熱在溝道長度方向有著更快的擴(kuò)散率;更好的熱載流子可靠性主要源于漏端橫向電場(Ex)的減弱。
首先在10.16cm(4in)硅晶片生長出500 nm的熱氧化薄膜作為襯底。然后在上面用低壓化學(xué)氣相沉積(LPCVD)方法淀積一層55nm的非晶硅薄膜作為有源區(qū)。接著在非晶硅薄膜表面淀積一層5nm的鎳。然后立刻在氮?dú)夥諊逻M(jìn)行溫度為600℃時(shí)長為6h的退火,讓非晶硅轉(zhuǎn)化為多晶硅。退火完畢以后,用硫酸清洗多晶硅表面殘余的鎳。之后用LPCVD淀積一層50nm厚的SiO2做為BG溝道注入的遮掩層。接著,在硅片表面涂上一層光刻膠并將其光刻成周期為1 μm占空比為50%的光柵,如圖1(a)所示。緊接著對其進(jìn)行計(jì)量為2×1015/cm2的硼注入。硼注入以后,洗掉光刻膠和之前淀積的遮掩層。然后進(jìn)行有源區(qū)的光刻和70nm厚的LPCVD SiO2柵氧的淀積。接下來濺射300nm厚的鋁并光刻為柵電極。源漏區(qū)通過自對準(zhǔn)的硼注入來進(jìn)行定義。源漏區(qū)定義完成以后,淀積500nm厚的LPCVD SiO2作為鈍化隔離層。通過干法濕法混合刻蝕,打開接觸孔。緊接著淀積700nm厚的鋁硅并光刻為源漏柵電極。最后所有硅片都進(jìn)行420℃、30min的燒結(jié)處理。BG多晶硅TFT橫截面示意圖如圖1(b)所示。為了進(jìn)行相關(guān)比較,普通多晶硅TFT也被同時(shí)流片。
圖1 (a)曝光后的BG圖形;(b)BG多晶硅TFT橫截面示意圖;(c)負(fù)偏壓溫度不穩(wěn)定性電應(yīng)力示意圖;(d)自加熱電應(yīng)力示意圖;(e)熱載流子電應(yīng)力示意圖.Fig.1 (a)BG pattern after exposure;(b)Schematic cross-section of BG polycrystalline Si TFTs;(c)Stress condition of NBTI;(d)Stress condition of SH;(e)Stress condition of HC.
本文測試使用的所有多晶硅TFTs的溝道寬度(W)和溝道長度(L)分別為10μm和12μm。為了衡量普通多晶硅TFT和BG多晶硅TFT的直流可靠性,3組不同的直流電應(yīng)力(NBTI,SH和 HC)被選擇,如圖1(c),1(d),和1(e)所示。器件的退化用開態(tài)電流(Ion)退化率和閾值電壓(Vth)漂移值進(jìn)行量化。
圖2為相同W/L的普通多晶硅TFT和BG多晶硅TFT轉(zhuǎn)移曲線比較。可以很明顯地看到,與普通多晶硅TFT相比,BG多晶硅TFT擁有更高的Ion,更低的關(guān)態(tài)電流,更小的|Vth|。更值得一提的是,通過對溝道進(jìn)行BG處理,比起普通多晶硅TFT,器件的載流子遷移率提高了1.5倍,達(dá)到65cm2/Vs。BG多晶硅TFTs性能的大幅改善主要?dú)w因于3個(gè)效應(yīng),晶粒尺寸效應(yīng)[8]、短溝道效應(yīng)[9]和多結(jié)效應(yīng)[10-11]。
圖2 相同W/L的普通多晶硅TFT和BG多晶硅TFT轉(zhuǎn)移曲線比較.插圖是普通多晶硅TFT和 BG 多晶硅的1/(Vgs-Vfb)2 vs ln[Id/(Vgs-Vfb)]關(guān)系依賴圖.Fig.2 Transfer curve comparison between normal poly-Si TFT and BG poly-Si TFT with the same W/L.The inset is 1/(Vgs-Vfb)2 vs ln[Id/(Vgs-Vfb)]for both normal poly-Si TFTs and BG poly-Si TFTs.
圖3為負(fù)偏壓溫度不穩(wěn)定性電應(yīng)力下,普通多晶硅TFT的轉(zhuǎn)移曲線在Vds=-0.1V和-5 V下的退化圖。典型的負(fù)偏壓溫度不穩(wěn)定性退化行為可以被清楚地觀察到:Vth向負(fù)方向漂移。在柵氧\溝道界面處和晶界上的缺陷態(tài)的形成[12]及在柵氧中固定電荷的產(chǎn)生[13]是多晶硅TFT負(fù)偏壓溫度不穩(wěn)定性的主要成因。如圖3和圖4所示,對于普通多晶硅TFT,經(jīng)過10 000s的NBTI應(yīng)力后,器件的Vth漂移了-4.5V。而對于BG多晶硅TFT,在相同時(shí)間的NBTI應(yīng)力作用下,器件的Vth只漂移了-1.1V。很明顯,BG結(jié)構(gòu)可以很大幅度地改善器件的負(fù)偏壓溫度不穩(wěn)定性。對于多晶硅TFT的負(fù)偏壓溫度不穩(wěn)定性,無論是柵氧\溝道界面處和晶界上的缺陷態(tài)的形成,還是柵氧中固定電荷的產(chǎn)生,它們都與在柵氧\溝道界面處和晶界上的硅氫鍵的斷裂有關(guān)。對溝道選擇性的硼注入,使后續(xù)工藝中有機(jī)會(huì)生成硼氫鍵[21-22]。而硼氫鍵的電離解能要高于硅氫鍵[23],因此在相同的負(fù)偏壓溫度不穩(wěn)定性應(yīng)力條件下,在BG多晶硅TFT中,更少的硅氫鍵會(huì)被破壞,進(jìn)而改善了器件的偏壓溫度不穩(wěn)定性。
圖3 負(fù)偏壓溫度不穩(wěn)定性電應(yīng)力下普通多晶硅TFT的轉(zhuǎn)移曲線在Vds=-0.1V和-5V下的退化圖.Fig.3 Transfer curve degradation of normal poly-Si TFTs under NBTI stress,measured at Vds=-0.1Vand-5V
圖4 負(fù)偏壓溫度不穩(wěn)定性電應(yīng)力下BG多晶硅TFT的轉(zhuǎn)移曲線在Vds=-0.1V和-5V下的退化圖.Fig.4 Transfer curve degradation of BG poly-Si TFTs under NBTI stress measured at Vds=-0.1Vand-5V.
多晶硅TFT的自加熱退化主要受高功率產(chǎn)生的焦耳熱控制[15-17]。因此為了更加客觀地比較普通多晶硅TFTs和BG多晶硅TFT的自加熱可靠性,功率密度(p)將被作為應(yīng)力參數(shù)用于以下內(nèi)容的討論。
圖5 自加熱電應(yīng)力下普通多晶硅TFT的轉(zhuǎn)移曲線在Vds=-0.1V和-5V下的退化圖。Fig.5 Transfer curve degradation of normal poly-Si TFTs under SH stress,measured at Vds=-0.1Vand-5V.
圖5為自加熱應(yīng)力(功率密度p=75.8mW/μm2)下,普通多晶硅 TFT的轉(zhuǎn)移曲線在Vds=-0.1V和-5V下的退化圖。器件性能在Ion和Vth都有所退化。晶界處的弱的硅硅鍵和硅氫鍵在自加熱應(yīng)力下被打破,在整個(gè)溝道內(nèi)和柵氧中分別產(chǎn)生懸掛鍵和固定電荷,導(dǎo)致器件性能退化[15-17]。如圖5和圖6所示,經(jīng)過10 000s的自加熱應(yīng)力,普通TFT的Ion退化了-28.4%。而在相同時(shí)間相同的自加熱功率密度應(yīng)力作用下,BG多晶硅TFT的Ion只退化了不到-10.2%。眾所周知,對于減輕自加熱效應(yīng),加快焦耳熱的傳導(dǎo)速率是一種高效途徑[15-17]。在BG多晶硅TFT,溝道里的BG線是被硼重?fù)诫s的,因而具有極低的電阻率。在溝道中的BG線上,幾乎不會(huì)產(chǎn)生焦耳熱,因此在未被摻雜的區(qū)域生成的焦耳熱可以迅速的在溝道方向被傳導(dǎo)出去[15],從而使器件具有更好的自加熱可靠性。
圖6 自加熱電應(yīng)力下BG多晶硅TFT的轉(zhuǎn)移曲線在Vds=-0.1V和-5V下的退化圖。Fig.6 Transfer curve degradation of BG poly-Si TFTs under SH stress,measured at Vds=-0.1Vand-5V.
圖7為熱載流子應(yīng)力下普通多晶硅TFT的轉(zhuǎn)移曲線在Vds=-0.1V和-5V下的退化圖。如圖7所示,Ion退化,亞閾值斜率保持不變,關(guān)態(tài)電流降低等典型的熱載流子退化行為[2]可以被清楚的觀察到。究其原因,是因?yàn)槁┒烁浇妮d流子在應(yīng)力產(chǎn)生的高電場(Ex)作用下獲得足夠的能量變成熱載流子[20],在碰撞離化的同時(shí)在界面及晶界處產(chǎn)生缺陷態(tài)進(jìn)而帶來漏端勢壘的增加[18],最終導(dǎo)致器件退化。經(jīng)過10 000s的應(yīng)力測試,在低的漏壓測試下(Vds=-0.1V),器件的Ion退化率接近100%。我們還可以觀察到在高的漏壓測試下(Vds=-5V),器件的Ion退化率恢復(fù)到83.9%,這主要是由漏致勢壘降低(DIBL)效應(yīng)引起的[1]。而對于BG多晶硅TFT,在經(jīng)歷同樣的10 000s熱載流子應(yīng)力后,器件的Ion退化率在Vds=-0.1V下只有11.9%,在Vds=-5V下也只有7.7%,如圖8所示。綜上可知,通過在溝道中應(yīng)用BG結(jié)構(gòu),器件的熱載流子可靠性得到極大改善。我們猜測BG結(jié)構(gòu)之所以可以改善熱載流子可靠性是因?yàn)槁┒说臋M向電場被BG線削弱。
圖7 熱載流子電應(yīng)力下普通多晶硅TFT的轉(zhuǎn)移曲線在Vds=0.1V和-5V下的退化圖.Fig.7 Transfer curve degradation of normal poly-Si TFTs under HC stress,measured at Vds=-0.1Vand-5V.
圖8 熱載流子電應(yīng)力下BG多晶硅TFT的轉(zhuǎn)移曲線在Vds=-0.1V和-5V下的退化圖.Fig.8 Transfer curve degradation of BG poly-Si TFTs under HC stress,measured at Vds=-0.1Vand-5V.
圖9 熱載流子電應(yīng)力下,沿著漏端到源端,在離柵氧25nm下的溝道內(nèi),普通多晶硅TFT和BG多晶硅TFT橫向電場模擬值。插圖是普通多晶硅TFT和BG多晶硅TFT的橫向電場在熱載流子電應(yīng)力下的模擬分布圖。Fig.9 Extracted Exalong the channel at 25nm below gate oxide for normal poly-Si TFT and BG poly-Si TFT under HC stress.The inset is Exdistribution in normal poly-Si TFT and BG poly-Si TFTs under HC stress.
為了驗(yàn)證以上的觀點(diǎn),我們對普通多晶硅TFT和BG多晶硅TFT進(jìn)行了相關(guān)的電場模擬,如圖9所示。對于相關(guān)的電場模擬,我們采用了Silcaco ATLAS商用模擬軟件。所有的物理模型全部基于多晶硅連續(xù)缺陷模型[2]。熱載流子應(yīng)力下,可以很明顯地觀察到橫向電場強(qiáng)度被BG線有效的削弱,因而可以帶來更為良好的熱載流子可靠性表現(xiàn)。
圖10 不同柵壓電應(yīng)力下,普通多晶硅TFT和BG多晶硅TFT的開態(tài)電流退化率與應(yīng)力時(shí)間的依賴關(guān)系示意圖.Fig.10 Iondegradation dependent on stress time under various stress Vgwith fixed stress Vd=-40V for normal poly-Si TFTs and BG poly-Si TFTs.
圖11 關(guān)態(tài)應(yīng)力下,沿著漏端到源端,普通多晶硅TFT和BG多晶硅TFT柵氧中間縱向電場模擬值。插圖是普通多晶硅TFT和BG多晶硅TFT的橫向電場在熱載流子電應(yīng)力下的模擬分布圖.Fig.11 Extracted Eyat the middle of gate oxide along drain side to source side for normal poly-Si TFT and BG poly-Si TFT under off-state stress.The inset is Eydistribution in normal poly-Si TFT and BG poly-Si TFTs under off-state stress.
如圖10所示,器件在固定漏端電應(yīng)力(Vd=-40V),不同的Vg應(yīng)力作用下的可靠性表現(xiàn)也被研究。對于開態(tài)應(yīng)力(|Vg|>|Vth|),與上述結(jié)果一致,BG多晶硅TFT比普通多晶硅TFT展現(xiàn)出更高的可靠性。我們還發(fā)現(xiàn)無論對于普通多晶硅TFT還是BG多晶硅TFT,更大的|Vg|應(yīng)力帶來了更顯著的器件退化。這一退化行為與n型多晶硅TFT不同[18]。對于n型多晶硅TFT而言,最強(qiáng)熱載流子退化發(fā)生在Vg=Vth附近[18],因?yàn)槿绻鸙g>Vth,漏端的橫向電場會(huì)被削弱;而如果Vg<Vth,則溝道中沒有載流子生產(chǎn)。對于p型多晶硅TFT,隨著|Vg|應(yīng)力的增加,在源端附近負(fù)偏壓溫度不穩(wěn)定性退化將會(huì)被引入[12],從而加劇整體器件的退化。對于關(guān)態(tài)應(yīng)力(|Vg|<|Vth|),器件的Ion不是退化而是被提升并且退化行為與開態(tài)應(yīng)力完全不一樣,如圖10中方塊連線所示。并且BG多晶硅TFT的Ion上升幅度要大于普通多晶硅的Ion上升幅度。我們猜測這主要是由于電子在縱向電場作用下注入到柵氧中所致[2]。
為了驗(yàn)證以上的推斷,我們模擬了在關(guān)態(tài)應(yīng)力下普通多晶硅TFT和BG多晶硅TFT縱向電場分布,如圖11所示??梢钥吹皆诼┒烁浇P(guān)態(tài)應(yīng)力會(huì)產(chǎn)生一個(gè)正向的縱向電場(Ey),溝道中的電子在此縱向電場的作用下有機(jī)會(huì)注入到柵氧中,從而使得Ion上升。通過模擬發(fā)現(xiàn),BG多晶硅TFT的縱向電場值略大與普通多晶硅TFT的縱向電場值,這一模擬結(jié)果與在關(guān)態(tài)應(yīng)力下,BG多晶硅TFT的Ion上升幅度略大與普通多晶硅Ion的上升幅度的測試表現(xiàn)相吻合。
研究了BG多晶硅薄膜晶體管在直流電應(yīng)力下的退化行為及退化機(jī)制。通過與普通多晶硅TFT比較,BG多晶硅TFT展現(xiàn)出的負(fù)偏壓溫度,自加熱可靠性及熱載流子可靠性。BG多晶硅TFT良好的直流應(yīng)力可靠性主要?dú)w因于有源溝道內(nèi)的BG結(jié)構(gòu)。通過選擇性的注入BG線,可以帶來硼氫鍵的形成,更好的溝道方向熱傳導(dǎo)以及漏端橫向電場的降低。通過以上的討論,這種高性能高可靠性的BG多晶硅TFT在SOP的應(yīng)用中會(huì)有巨大的潛力。
[1] Zhang M,Wang M,Wang H,et al.Degradation of metal-induced laterally crystallized n-type polycrystalline silicon thin-film transistors under synchronized voltage stress[J].IEEE Trans.Electron Devices,2009,56 (11):2726-2732.
[2] Zhang M,Wang M,Lu X,et al.Analysis of degradation mechanisms in low-temperature polycrystalline silicon thin-film transistors under dynamic drain stress[J].IEEE Trans.Electron Devices,2012,59(6):1730-1737.
[3] Pan T M,Chan C L,Wu T W.High performance CF4plasma-treated polysilicon TFTs using a high-k PrTiO3gate dielectric[J].Electrochem.Solid-State Lett.,2009,12(8):G44-G46.
[4] Zhang M,Zhou W,Chen R,et al.A simple method to grow thermal SiO2interlayer for high-performance SPC poly-Si TFTs using Al2O3gate dielectric[J].IEEE Electron Device Lett.,2014,35(5):548-550.
[5] Xu M,Wang M,Zhang D,et al.Hydrogenation effects on the hot-carrier endurance of metal induced laterally crystallized n-type polycrystalline silicon thin film transistors [J].Jpn.J.Appl.Phys.,2008,47(5R):3403-3407.
[6] Wang M,Meng Z,Wong M.The effects of high temperature annealing on metal-induced laterally crystallized polycrystalline silicon[J].IEEE Trans.Electron Devices,2000,47(11):2061-2067.
[7] Chen H J,Jhang J R,Huang C J,et al.Poly-Si TFTs with three-dimensional finlike channels fabricated using nanoimprint technology[J].IEEE Electron Device Lett.,2011,32(2):155-157.
[8] Zhou W,Meng Z,Zhao S,et al.Bridged-grain solid-phase-crystallized polycrystalline-silicon thin-film transistors[J].IEEE Electron Device Lett.,2012,33(10):1414-1416.
[9] Zhao S,Meng Z,Zhou W,et al.Bridged-grain polycrystalline silicon thin-film transistors[J].IEEE Trans.Electron Devices,2013,60(6):1965-1970.
[10] Zhang M,Zhou W,Chen R,et al.High-performance polycrystalline silicon thin-film transistors integrating sputtered aluminum-oxide gate dielectric with bridged-grain active channel[J].Semicond.Sci.Technol.,2013,28(11):115003.
[11] Zhou W,Zhao S Y,Chen R S,et al.Study of the characteristics of solid phase crystallized bridged-grain poly-Si TFTs[J].IEEE Trans.Electron Devices,2014,61(5):1410-1416.
[12] Chen C Y,Lee J W,Wang S D,et al.Negative bias temperature instability in low-temperature polycrystalline silicon thin-film transistors[J].IEEE Trans.Electron Devices,2006,53(12):2993-3000.
[13] Hu C,Wang M,Zhang B,et al.Negative bias temperature instability dominated degradation of metal-induced laterally crystallized p-type polycrystalline silicon thin-film transistors[J].IEEE Trans.Electron Devices,2009,56(4):587-594.
[14] Zang M,Zhou W,Chen R,et al.Water-enhanced negative bias temperature instability in p-type low temperature polycrystalline silicon thin film transistors[J].Microelectron.Reliab.,2014,54(1):30-32.
[15] Hashimoto S,Uraoka Y,F(xiàn)uyuki T,et al.Suppression of self-h(huán)eating in low-temperature polycrystalline silicon thin-film transistors[J].Jpn.J.Appl.Phys,2007,46(4R):1387.
[16] Wang H,Wang M,Yang Z,et al.Stress power dependent self-h(huán)eating degradation of metal-induced laterally crystallized n-Type polycrystalline silicon thin-film transistors [J].IEEE Trans.Electron Devices,2007,54(12):3276-3284.
[17] Mariucci L,Gaucci P,Valletta A,et al.Edge effects in self-h(huán)eating-related instabilities in p-channel polycrystalline-silicon thin-film transistors[J].IEEE Electron Device Lett.,2011,32(12):1707-1709.
[18] Xue M,Wang M,Zhu Z,et al.Degradation behaviors of metal-induced laterally crystallized n-type polycrystalline silicon thin-film transistors under DC bias stresses[J].IEEE Trans.Electron Devices,2007,54(2):225-232.
[19] Tai Y H,Huang S C,Chen P T,et al.Generalized hot-carrier degradation and its mechanism in poly-si TFTs under DC/AC operations[J].IEEE Trans.Device Mater.Reliab.,2011,11(1):194-200.
[20] Uraoka Y,Hatayama T,F(xiàn)uyuki T,et al.Hot carrier effects in low-temperature polysilicon thin-film transistors[J].Jpn.J.Appl.Phys.,2001,40(4S):2833.
[21] Pankove J I,Zanzucchi P J,Magee C W,et al.Hydrogen localization near boron in silicon[J].Appl.Phys.Lett.,1985,46(4):421-423.
[22] Sas M,Annen A,Jacob W.Hydrogen bonding in plasma-deposited amorphous hydrogenated boron films[J].Appl.Phys.,1997,82(4):1905-1908.
[23] Speight J G.Lange’s Handbook of Chemistry [M].McGraw-Hill New York,2005.