尤志強　胡娜

摘要：FDR編碼方法有效地降低了測試數(shù)據(jù)量，但其測試集中的無關(guān)位全部填充為0，平均每個測試向量檢測的故障數(shù)目較少，測試質(zhì)量較低.為了提高測試質(zhì)量，并進一步提高測試數(shù)據(jù)壓縮率，本文基于FDR方法提出了一種利用上一個測試向量的響應(yīng)填充該測試向量中無關(guān)位的測試壓縮方法.該填充方法提高了測試向量中無關(guān)位填充的隨機性，從而提高了測試集的測試質(zhì)量.提出方法的壓縮效率與測試向量的順序有關(guān)，基于最近鄰居算法對測試集進行排序，降低了測試響應(yīng)與下一個測試向量之間不相同的位數(shù)，對測試響應(yīng)和測試向量差分處理后再進行FDR編碼，從而降低了測試數(shù)據(jù)量.ISCAS89電路中幾個大電路的實驗結(jié)果表明，與FDR相比該方法的測試質(zhì)量平均提高了5.9%，測試數(shù)據(jù)壓縮率平均提高了2.5%，而只需要增加一個異或門的硬件開銷.

關(guān)鍵詞：測試質(zhì)量；測試數(shù)據(jù)壓縮；無關(guān)位；FDR編碼

中圖分類號：TP302 文獻標識碼：A

隨著超大規(guī)模集成（VLSI）電路制造工藝的不斷進步，越來越多的知識產(chǎn)權(quán)（IP）核被集成到一個芯片上，測試數(shù)據(jù)量急劇增長.龐大的測試數(shù)據(jù)對昂貴自動測試設(shè)備（ATE）的存儲性能、I/O通道數(shù)和頻率提出更高的要求，同時增加了測試應(yīng)用時間，提高了測試成本.因此，如何降低測試成本成為集成電路（IC）測試的一個重要研究課題.

測試數(shù)據(jù)壓縮方法能夠有效地減少測試數(shù)據(jù)量，降低存儲和測試設(shè)備數(shù)據(jù)傳輸通道數(shù)量的需求.同時，經(jīng)過適當設(shè)計，還可以降低測試應(yīng)用時間和測試功耗.目前，測試數(shù)據(jù)壓縮技術(shù)主要有3大類：1）線性解壓方案[1-2]；2）基于廣播式掃描的方案[3]；3）基于編碼的壓縮方案[4-7].

許多編碼壓縮方法利用測試集中的無關(guān)位X.FDR [4]是一種0游程編碼，X都被填充為0以增加0游程的長度.文獻[5]提出了一種EFDR編碼，通過添加一個區(qū)分位，同時對0游程和1游程編碼.文獻[6]提出了交替游程編碼，不需要添加區(qū)分位，對0游程和1游程交替編碼，不僅能降低測試數(shù)據(jù)量還能減少測試功耗.在文獻[7]中，測試集被分成等長的數(shù)據(jù)塊，使用動態(tài)參考向量機制，利用前一塊的信息對后一塊數(shù)據(jù)進行編碼.

在FDR編碼中，無關(guān)位X都被填充為0，雖然提高了測試數(shù)據(jù)壓縮率，但這種填充方式，使得測試向量中0的比率很高，平均每個測試向量檢測的故障數(shù)目較少，降低了測試集的測試質(zhì)量[8].

1測試壓縮方案和解壓縮結(jié)構(gòu)

通常測試集中無關(guān)位X的比率較高，而測試質(zhì)量與測試向量無關(guān)位填充方式有關(guān).通常來說，測試向量中無關(guān)位的填充值隨機性越好，測試質(zhì)量越高.為了提高測試質(zhì)量，我們考慮到測試向量和測試響應(yīng)的相關(guān)性較弱，在新的測試壓縮方案中，測試向量的無關(guān)位不再全部填充為0，而是根據(jù)前一個測試向量的響應(yīng)值來填充下一個測試向量的無關(guān)位.

例1在圖1（a）中有3個測試向量和對應(yīng)的測試響應(yīng)，首先倘若把第一個測試向量無關(guān)位填充為0，故障模擬后得到測試響應(yīng)r1′，然后根據(jù)r1′填充測試向量t2中的X，故障模擬后得到測試響應(yīng)r2′，再根據(jù)r2′填充測試向量t3中的X，故障模擬后得到測試響應(yīng)r3′.填充無關(guān)位后的測試向量和測試響應(yīng)如圖1（b）所示.與圖1（a）中測試向量的無關(guān)位全部填充為0相比，圖1（b）中測試向量每位的取值隨機性較好，通?？梢垣@得更高的測試質(zhì)量.

2測試向量/響應(yīng)重排序方法

本節(jié)針對帶無關(guān)位的測試集進行排序.對于相鄰的測試向量和每個觸發(fā)器，我們將測試響應(yīng)和測試向量對RTP用（rik，tjk）表示，其中k為觸發(fā)器編號.差分向量中對應(yīng)的位為RTP中rik與tjk的差分.如果RTP為（0，0）， （1，1） ，則差分向量中對應(yīng)的位為0；而如果為（1，0）， （0，1），對應(yīng)的位為1.對于 （0，X） ，（1，X）通過填充X為其對應(yīng)的響應(yīng)值，其差分向量對應(yīng)的位為0；而對于 （X，0）， （X，1），如果同時將多個響應(yīng)中的X填為其測試向量值，有可能產(chǎn)生矛盾.因此，我們不能簡單地用它們之間不相容的位數(shù)來計算差分向量中1的個數(shù).如果RTP為（X，X），可以先確定測試響應(yīng)中的X，再用該值將測試向量中的X填充，其差分向量對應(yīng)的位為0.注意到，雖然RTP為（0，0）， （1，1）和 （0，X）， （1，X）， （X，X）時其差分向量對應(yīng)的位為0，在排序中若優(yōu)先考慮（0，0）， （1，1）的情況，可以獲得較好的壓縮效果，應(yīng)該為其分配更佳的權(quán)值.表1為權(quán)值表，R代表響應(yīng)值，T代表測試向量值，表中為具體RTP的權(quán)值.如，w0，1是為（0，1）分配的權(quán)值.

不排序測試向量得到的差分向量用FDR編碼壓縮后為00 1000 110011 1010 1001 1010，共計24位；而對測試向量排序后得到的差分向量用FDR編碼壓縮后為00 1001 11100000 110001，總計20位.從本例中可以看出，使用距離排序可獲得更高的壓縮率.

3實驗結(jié)果

我們對提出的測試壓縮方法進行了實驗，用Synopsys公司的TetraMAX生成測試向量，實驗電路為ISCAS89電路中最大的幾個電路.在實驗過程中分別取幾組不同的權(quán)值，取結(jié)果最優(yōu)的一組權(quán)值.最優(yōu)的權(quán)值與例3中的相同.

表2為不同測試集中無關(guān)位填充方式測試質(zhì)量的實驗結(jié)果.第1列為電路名稱，第2列為隨機填充每個測試向量平均能檢測的故障數(shù)，第3，4列分別為用0填充和提出填充方案平均每個測試向量檢測的故障數(shù)與隨機填充方法的比值.由實驗結(jié)果可以看出，用提出填充方案填充的測試集可以獲得與隨機填充相當?shù)臏y試質(zhì)量，與0填充方式相比，提出方案平均每個測試向量多測5.9%的故障.

FDR編碼的壓縮率，第6列為本文方法的壓縮率.實驗結(jié)果表明與FDR編碼方法相比，本文方法平均壓縮率要高2.5%.其中計算壓縮率如式（2）所示.

壓縮率=（TD-TE）×100%/TD （2）

其中TD為原測試集的大小，TE為壓縮后的測試集大小.

4結(jié)論

本文提出了一種利用前一個測試向量的響應(yīng)填充當前測試向量無關(guān)位的方法，增加了填充的隨機性，提高了測試質(zhì)量.為了進一步提高測試壓縮率，利用最近鄰居算法對測試集進行排序.研究結(jié)果表明，本文方法簡單可行，提高了測試質(zhì)量和測試壓縮率，而增加的硬件開銷可以忽略不計.許多用來提高FDR方法壓縮率的技術(shù)同樣適用于本方法，這些改進將在下一步工作中體現(xiàn).

參考文獻

[1]XIANG D， LI K， SUN J， et al. Reconfigured scan forest for test application cost， test data volume and test power reduction[J]. IEEE Transactions on Computers， 2007， 56（4）： 557-562.

[2]XIANG D， CHEN Z， WANG L T. Scan flipflop grouping to compress test data and compact test responses for LauconCapture delay testing[J]. IEEE Transactions on Design Automation of Electronic Systems， 2012， 17（2）： 18.

[3]YOU Z Q， WANG W Z， LIU P， et al. A scan disablingbased BAST scheme for test cost and test power reduction[J]. IEICE Electronics Express， 2012， 9（2）： 111-116.

[4]CHANDRA A， CHAKRABARTY K. Test data compression and test resource partitioning for systemon achip using frequencydirected runlength（FDR） codes[J]. IEEE Transactions Computers， 2003， 52（8）：1076-1088.

[5]EIMALCH A H. Test data compression for systemonachip using extended frequencydirected runlength code[J]. IET Computers & Digital Techniques， 2008， 2（3）： 155-163.

[6]YE B， LUO M. A new test data compression method for systemonachip[C]//Proc IEEE International Conference on Computer Science and Information Technology （ICCSIT）. Chengdu， 2010：129-133.

[7]YI M X， LIANG H G， ZHANG L， et al. A novel Xploiting strategy for improving performance of test data compression[J]. IEEE Transactions on Very Large Scale Integration（VLSI） System， 2010， 18（2）： 324-329.

[8]CHO K Y， MITRA S， MCCLUSSKEY E J. California scan architecture for high quality and low power testing[C]//Proc IEEE International Test Conference. Santa Clara， 2007：1-10.