信鵬皓 姚 亮 申 雍 楊連雯

（海南核電有限公司 海南昌江）

一、引言

控制棒是實(shí)現(xiàn)核電廠反應(yīng)堆正常啟停、功率運(yùn)行和緊急停堆的最主要控制設(shè)備，分為停堆棒和調(diào)節(jié)棒。正常運(yùn)行時(shí)只采用調(diào)節(jié)棒和硼酸濃度來控制反應(yīng)堆功率，停堆棒提到堆頂處只在緊急情況才插入堆芯，控制棒的棒位測(cè)量能夠讓運(yùn)行人員及時(shí)發(fā)現(xiàn)控制棒是否按規(guī)定程序運(yùn)行以及故障發(fā)生的位置，及時(shí)處理故障保證核電廠安全運(yùn)行。秦山核電一期始建于1981年，由于受當(dāng)時(shí)計(jì)算機(jī)和嵌入式發(fā)展水平的限制，電廠的控制棒棒位測(cè)量采用傳感器、模擬電路加指針式儀表構(gòu)成的原始測(cè)量系統(tǒng)。2005年雖然加入了棒控?cái)?shù)據(jù)采集柜，但因受限于當(dāng)時(shí)的硬件水平，再加上7年的設(shè)備老化，該系統(tǒng)經(jīng)常出現(xiàn)故障，另外該系統(tǒng)制造商已經(jīng)不再提供該設(shè)備的技術(shù)支持等，為此，為保證棒位的準(zhǔn)確測(cè)量，采用一種基于PCI和FPGA的棒位測(cè)量系統(tǒng)，重新實(shí)現(xiàn)了棒位測(cè)量、傳輸和指示的準(zhǔn)確性。

二、系統(tǒng)工作原理

秦山核電一期控制棒組件是由鉤爪、耐壓殼、磁軛線圈、驅(qū)動(dòng)軸和位置指示器組成。其中磁軛線圈根據(jù)功能分為提升線圈、保持線圈和傳遞線圈，通過這3個(gè)線圈不同順序的通電實(shí)現(xiàn)控制棒的上升和下降。本系統(tǒng)的被測(cè)量即為驅(qū)動(dòng)軸的位移。

由于控制棒的工作環(huán)境溫度＞200℃，因此采用半導(dǎo)體類位置傳感器不能達(dá)到設(shè)計(jì)要求，最終采用差分變壓器測(cè)量驅(qū)動(dòng)軸的位移，差分變壓器工作原理是，由控制棒驅(qū)動(dòng)軸作為差分變壓器的鐵芯，驅(qū)動(dòng)軸移動(dòng)時(shí)改變了原邊對(duì)副邊的互感系數(shù)，使2個(gè)副邊線圈輸出電壓差發(fā)生改變，從而實(shí)現(xiàn)位移量轉(zhuǎn)變?yōu)殡娦盘?hào)。由于傳感器輸出信號(hào)還要用于反應(yīng)堆保護(hù)等系統(tǒng)，因此，需采用信號(hào)調(diào)理模塊進(jìn)行信號(hào)隔離轉(zhuǎn)換處理供板卡的模數(shù)轉(zhuǎn)換器采集，然后通過FPGA運(yùn)算和分析得到位移值并通過PCI-E總線上傳給上位機(jī)，上位機(jī)將數(shù)據(jù)存儲(chǔ)并顯示供運(yùn)行人員監(jiān)督查看。

秦山一期核電廠共有37根控制棒，每根控制棒有4個(gè)用于測(cè)量棒位的傳感器，棒位數(shù)據(jù)需記錄72 h。為了保證測(cè)量準(zhǔn)確性，每根控制棒的4個(gè)傳感器輸出信號(hào)需要同步測(cè)量，所以硬件設(shè)計(jì)需要采用高速同步采集卡。數(shù)據(jù)采集卡的數(shù)據(jù)需要傳遞給上位機(jī)保存，目前板卡和計(jì)算機(jī)的連接總線主要包括PCI總線，PCI-E總線，USB總線。PCI總線主要應(yīng)用于帶寬＜133 MB/s的場(chǎng)合，USB3.0帶寬可達(dá)5 Gbps，PCI-E總線帶寬可達(dá)32 GB/s，考慮到設(shè)備連接的可靠性和總線帶寬，本設(shè)計(jì)采用PCI-E總線與上位機(jī)傳輸數(shù)據(jù)?？刂瓢舻墓╇婋妷侯l率為50 Hz，諧波含量過大也會(huì)影響控制棒運(yùn)行的穩(wěn)定性，因此需要對(duì)供電電源的諧波含量進(jìn)行分析，特別是3次諧波。為了準(zhǔn)確測(cè)量150 Hz波形的含量，采樣頻率應(yīng)＞1500 Hz，本設(shè)計(jì)采用2 kHz～8 kHz可調(diào)的采樣頻率。以8K采樣頻率為例，采樣精度16位，數(shù)據(jù)傳輸帶寬為8K×16×37×4=2.5 MB/s。根據(jù)帶寬要求本設(shè)計(jì)采用PCI-E×1總線形式，帶寬可達(dá)250 MB/s滿足設(shè)計(jì)要求。由于采樣結(jié)果需要同步輸出，對(duì)微控制器的處理能力要求較高。本設(shè)計(jì)采用FPGA作為主控芯片，F(xiàn)PGA具有平行處理能力強(qiáng)的特點(diǎn)，非常適合本設(shè)計(jì)要求。

三、系統(tǒng)硬件設(shè)計(jì)

由于本設(shè)計(jì)硬件部分?jǐn)?shù)據(jù)處理能力要達(dá)到2.5 MB/s，考慮到以后的擴(kuò)展和升級(jí)要求，采用了 Altera公司的cyclone IV系列FPGA作為主控芯片，考慮到設(shè)備故障后更換和維修，采用多板卡聯(lián)合工作的設(shè)計(jì)思路，而不是采用一塊采集卡完成所有工作。每塊采集卡采集4組控制棒的棒位數(shù)據(jù)，也就是每塊采集卡具有16路輸入通道，最大可實(shí)現(xiàn)16塊采集卡同時(shí)工作，可以同時(shí)采集256路信號(hào)，滿足了系統(tǒng)要求。

1.FPGA最小系統(tǒng)設(shè)計(jì)

FPGA芯片采用cyclone IV系列的EP4CGX22，F(xiàn)324封裝，支持PCI-E×1協(xié)議，最大帶寬125 MB/s，支持DDR2、DDR和SDRAM，DDR2 SDRAM最高運(yùn)行頻率可達(dá)200 MHz；該芯片具有150個(gè)IO，工作頻率可穩(wěn)定運(yùn)行在200 MHz，滿足本設(shè)計(jì)要求。為保證芯片穩(wěn)定高速運(yùn)行，電源芯片采用TPS54350，最大輸出電流可達(dá)3 A；內(nèi)存芯片采用H57V2562GTR-75C，最高工作頻率 133 MHz，存儲(chǔ)容量 256 Mbit；程序存儲(chǔ)器采用 EPCS64，存儲(chǔ)容量64 Mbit。

2.數(shù)據(jù)采集電路設(shè)計(jì)

由于原始的棒位傳感器輸出信號(hào)有電流型和電壓型兩種，本設(shè)計(jì)通過霍尼韋爾的轉(zhuǎn)換模塊將棒位傳感器的輸出信號(hào)全部改為0～10 V信號(hào)，并通過運(yùn)算放大電路將電壓范圍降為0～5 V，之后通過同步AD轉(zhuǎn)換芯片AD7606將模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)傳給FPGA。AD7606具有8路模擬量輸入通道，8個(gè)通道同步采集，最大采樣速率200 Ksps，8路數(shù)據(jù)在下一個(gè)采樣周期前全部傳給FGPA。如果8路模擬量都采用8K采樣率，最大需要64K采樣率，此芯片滿足要求。運(yùn)算放大器采用AD公司AD812。電源質(zhì)量采集支路采集電源電壓互感器的輸出信號(hào)經(jīng)隔離電路和降壓電路后通過AD7606采集輸送給FPGA以進(jìn)行頻譜分析。

3.PCI-E接口電路設(shè)計(jì)

EP4CGX22支持PCI-E×1接口協(xié)議，有一對(duì)串行數(shù)據(jù)傳輸接口，PCI-E接口對(duì)電路板設(shè)計(jì)要求較高，為了保證采集卡可靠工作和互不影響，數(shù)據(jù)采集卡采用8層電路板設(shè)計(jì)，從上到下分別為信號(hào)層，地層，信號(hào)層，電源層，地層，信號(hào)層，電源層，信號(hào)層，保證每?jī)蓚€(gè)信號(hào)層之間都有鋪銅，防止層與層之間信號(hào)干擾。

四、系統(tǒng)軟件設(shè)計(jì)

采集卡軟件部分包括數(shù)模轉(zhuǎn)換器的控制，PCI-E數(shù)據(jù)傳輸控制以及供電電源質(zhì)量分析3個(gè)主要功能，通過Quartus和DSP builder軟件共同完成FPGA程序的開發(fā)。上位機(jī)軟件采用Labview軟件開發(fā)，實(shí)現(xiàn)數(shù)據(jù)傳輸和顯示兩部分功能，為了保證16塊采集卡能夠同時(shí)工作，本系統(tǒng)采用研華的定制工控機(jī)為上位機(jī)。

1.數(shù)據(jù)采集功能軟件設(shè)計(jì)

棒位傳感器線圈的模擬信號(hào)經(jīng)過變換器和運(yùn)放被AD轉(zhuǎn)換器采集，AD轉(zhuǎn)換器輸出的數(shù)字信號(hào)通過FPGA芯片暫存到外部SDRAM中，當(dāng)8路數(shù)據(jù)全部采集完成后，通過PCI-E接口上傳。以8K采樣率為例，如果要在下一個(gè)采樣周期前獲得所有數(shù)據(jù)，F(xiàn)PGA和AD之間傳輸速率應(yīng)為64 Ksps。SDRAM由于需要電容充電操作，因此帶寬受到很大限制，但是仍然能夠滿足64 K的采樣速率。

2.PCI-E接口軟件設(shè)計(jì)

利用Quartus II軟件對(duì)PCIE IP進(jìn)行具體化并分析IP接口，采用Verilog語(yǔ)言對(duì)PCIE IP配置模塊、PCIE應(yīng)用層輔助模塊、PCIE應(yīng)用層核心模塊進(jìn)行RTL級(jí)設(shè)計(jì)。其中PCIE IP實(shí)現(xiàn)了PCIE協(xié)議功能，通過64位Avalon-ST接口和應(yīng)用層進(jìn)行數(shù)據(jù)通信；PCIE IP配置模塊實(shí)現(xiàn)了PCIE IP配置信號(hào)采集功能；PCIE應(yīng)用層輔助模塊實(shí)現(xiàn)了接收端口轉(zhuǎn)換、發(fā)送端口轉(zhuǎn)換、接收數(shù)據(jù)緩沖和MSI緩沖功能；應(yīng)用層核心模塊實(shí)現(xiàn)了數(shù)據(jù)傳輸功能。通過實(shí)際測(cè)試本系統(tǒng)數(shù)據(jù)傳輸速率可穩(wěn)定在90 MB/s。

3.電源質(zhì)量分析軟件設(shè)計(jì)

電源質(zhì)量差嚴(yán)重威脅控制棒的安全工作，因此本系統(tǒng)加入控制棒的電源質(zhì)量分析功能。分析電源質(zhì)量是通過分析電源的諧波成分來實(shí)現(xiàn)，采用的方法是快速傅里葉變換FFT，采樣點(diǎn)數(shù)為256點(diǎn)，采樣頻率12 800 Hz，F(xiàn)FT分析的精度為50 Hz，能夠計(jì)算出n次諧波（n＜128）和直流電壓所占的比例，從而獲得電能質(zhì)量數(shù)據(jù)，當(dāng)3次諧波含量超過10%時(shí)系統(tǒng)會(huì)發(fā)出報(bào)警。

五、結(jié)論

本文設(shè)計(jì)并實(shí)現(xiàn)了一種基于FPGA和PCI-E總線的核電廠控制棒棒位測(cè)量系統(tǒng)，該系統(tǒng)能夠?qū)崟r(shí)測(cè)量148個(gè)控制棒棒位信號(hào)，測(cè)量精度為8步，即控制棒棒位變化超過8步時(shí)能夠顯示棒位變化，測(cè)量數(shù)據(jù)能夠保存72 h，并且能夠測(cè)量控制棒的電能質(zhì)量，給控制棒的運(yùn)行提供保障。目前此系統(tǒng)已經(jīng)在秦山一期核電廠投入運(yùn)行，運(yùn)行狀況良好。