王 闖，任勇峰，李輝景

(1.中北大學(xué) 儀器科學(xué)與動態(tài)測試教育部重點實驗室，山西 太原030051;2.中北大學(xué) 電子測試技術(shù)國家重點實驗室，山西 太原030051)

0 引 言

在航空、工業(yè)等領(lǐng)域中，常常需要對設(shè)備關(guān)鍵位置的環(huán)境參數(shù)進(jìn)行監(jiān)測和控制。溫度作為電子儀器工作環(huán)境的一個重要參數(shù)，對于其正常工作有著關(guān)鍵影響。因而溫度的采集和實時監(jiān)測對于航天產(chǎn)品試驗、工業(yè)生產(chǎn)等有著重要的指導(dǎo)意義［1］。隨著對采集通道數(shù)的需求越來越高，原有的單板式采集板卡設(shè)計越來越成為擴(kuò)展采集通道的瓶頸，簡單、便捷的采集通道擴(kuò)展方案成為采集系統(tǒng)設(shè)計過程當(dāng)中首先需要考慮的問題。

本文提出了一種基于現(xiàn)場可編程門陣列(FPGA)的屜式溫度采集模塊設(shè)計方案，可以方便地進(jìn)行采集通道的擴(kuò)展。通過上位機(jī)軟件實現(xiàn)環(huán)境溫度的采集并實時顯示，可以對某一段時間環(huán)境溫度的變化情況進(jìn)行分析。針對溫度采集模塊當(dāng)中的一些關(guān)鍵點，給出了方案和解決辦法，在分析設(shè)備工作情況的基礎(chǔ)上，對該設(shè)計方案的成果進(jìn)行評價。

1 總體設(shè)計

屜式溫度采集模塊的總體設(shè)計方案如圖1 所示，包括一個供電單元、一個邏輯控制單元和若干采集單元，每一個單元為1 屜，使用印制板連接器相連。單個采集單元包含32 路溫度采集通道，通過擴(kuò)展采集單元的數(shù)量n 可以方便地擴(kuò)展采集路數(shù)為32n。

圖1 總體設(shè)計方案Fig 1 Overall design scheme

以FPGA 為核心，通過總線復(fù)用的方式向各采集單元發(fā)送控制信號，并接收來自A/D 轉(zhuǎn)換器(ADC)的采樣數(shù)據(jù)，將采集到的數(shù)據(jù)按照一定的幀格式編碼由RS—422 通信接口送往遠(yuǎn)程監(jiān)控設(shè)備。采集模塊組成框圖如圖2 所示，其中，信號調(diào)理電路包括冷端補(bǔ)償、放大與濾波，模擬開關(guān)用作多路模擬溫度信號的通道切換，ADC 將模擬溫度信號轉(zhuǎn)換為數(shù)字量。

圖2 組成框圖Fig 2 Composition block diagram

2 硬件電路設(shè)計

硬件系統(tǒng)使用FPGA 作為核心，接收遠(yuǎn)程同步指令、控制模擬開關(guān)通道選擇、A/D 轉(zhuǎn)換以及數(shù)據(jù)傳輸。XC3S400為Xilinx 公司生產(chǎn)Spartan—3 系列中的一種，包含40 萬邏輯門，8 064 個邏輯單元以及多達(dá)264 個用戶I/O 數(shù)量，完全滿足設(shè)計需求。

2.1 信號調(diào)理電路設(shè)計

由于熱電偶測溫時要求其冷端(測量點為熱端，通過導(dǎo)線與采集單元板卡連接點為冷端)的溫度要恒定，熱電偶的輸出電勢差才能與溫度呈現(xiàn)一定的線性關(guān)系。因而實際測量時，冷端(采集模塊)所處的環(huán)境溫度變化，將會造成測量的不準(zhǔn)確［3］。

使用K 型熱電偶專用的帶冷端補(bǔ)償?shù)臒犭娕挤糯笃鰽D8495 作為信號調(diào)理電路前級電路，原理圖如圖3 所示。該電路可以在熱電偶全量程范圍內(nèi)，對冷端在0 ～50 ℃范圍變化的情況進(jìn)行補(bǔ)償，其測量輸出電壓為VOUT=(TM×5 mV/℃)+VREF(TM為測量點的溫度)。

圖3 冷端補(bǔ)償電路Fig 3 Cold junction compensation circuit

由于AD8495 的補(bǔ)償作用是以其內(nèi)部的溫度傳感器作為參考，因而要求其與熱電偶冷端處于同一溫度條件下。設(shè)計時需要考慮熱電偶與PCB 走線的接點與AD8495 的距離要盡量靠近［4］。

K 型熱電偶的靈敏度為約41 μV/℃，為了減少射頻干擾(RFI)對熱電偶測量的影響，在AD8495 前端增加射頻濾波電路，其差模截止頻率為

共模截止頻率為

要求其中CD≥10CC。

使用該射頻濾波電路，可以濾除差模電壓頻率大于101.10 Hz 和共模電壓頻率大于2.12 kHz 的噪聲成分，提高系統(tǒng)的信噪比［5］。射頻濾波截止頻率由溫度信號本身的頻率決定，由于溫度的緩變特性，截止頻率不應(yīng)設(shè)置過大。

2.2 采樣量化電路設(shè)計

FPGA 通過內(nèi)部總線控制模擬開關(guān)ADG706 和ADC AD7621，對輸入模擬信號依次采樣量化，采集單元采樣量化電路原理圖如圖4 所示?？紤]采集單元擴(kuò)展的需要，印刷電路板(printed circuit board，PCB)設(shè)計時各使能信號采用冗余設(shè)計，5 個電阻器一端各自連接到內(nèi)部總線，另外一端公共端連接到芯片使能引腳。通過對不同的板卡焊接對應(yīng)的使能電阻器，可以控制各采集單元分時工作，而互不影響。

圖4 采樣量化電路Fig 4 Sampling quantization circuit

使能信號的數(shù)量決定了本設(shè)計最多可以擴(kuò)展至5 個采集單元，進(jìn)行160 路溫度信號的采集。增加使能信號會增加總線的消耗，但是可以擴(kuò)展至更多的采集通道。

3 軟件設(shè)計

本設(shè)計軟件主要包括ROM 表、AD 控制模塊、RS—422通信模塊，其FPGA 程序原理框圖如圖5 所示，主要功能為接收RS—422 同步信號，控制模擬開關(guān)和ADC 完成溫度參數(shù)的采樣量化，并將采集數(shù)據(jù)緩存到FPGA 的FIFO 中，當(dāng)FIFO 半滿之后向外傳輸數(shù)據(jù)。

圖5 FPGA 程序框圖Fig 5 Block diagram of FPGA program

3.1 ROM 表

引入ROM 表來存儲采集通道控制相關(guān)數(shù)據(jù)，每進(jìn)行一次采集，首先讀取ROM 表里面存儲的通道信息，設(shè)置好采樣通道，再開始控制ADC 進(jìn)行A/D 轉(zhuǎn)換。如圖6 為ROM 表里存儲的通道控制數(shù)據(jù)。ad_ch［13:0］=EN［9:0］＆A［3:0］，其中，ad_ch［13:4］為模擬開關(guān)使能，ad_ch［3:0］為模擬開關(guān)S1 ～S16 通道切換控制。當(dāng)一次A/D 轉(zhuǎn)換完成，讀ROM 地址加1，指向下一個地址所對應(yīng)的通道信息［6］。

3.2 AD 控制模塊

3.2.1 啟動轉(zhuǎn)換控制

圖6 ROM 表存儲數(shù)據(jù)Fig 6 Data stored in ROM table

通過CNVST 下降沿啟動AD7621A/D 轉(zhuǎn)換，經(jīng)過t1延時開始轉(zhuǎn)換，轉(zhuǎn)換過程中BUSY 信號為高，故可以使用BUSY 下降沿作為轉(zhuǎn)換完成的數(shù)據(jù)已鎖存到數(shù)字接口的標(biāo)志。FPGA 在接收到BUSY 下降沿之后，開始接收AD 采樣數(shù)據(jù)，數(shù)據(jù)的接收應(yīng)在t2之內(nèi)(即轉(zhuǎn)換結(jié)束到下一次啟動采集之前)。如圖7 所示為其啟動轉(zhuǎn)換控制時序。

圖7 啟動轉(zhuǎn)換控制時序Fig 7 Control timing of starting conversion

3.2.2 數(shù)字接口控制

通過BYTESWAP 可以控制在8 位數(shù)據(jù)線上傳輸16 位數(shù)據(jù)，以節(jié)約數(shù)據(jù)線。如圖8 所示為8 位并行接口傳輸時序圖，在均為低的情況下，當(dāng)BYTESWAP=1 時，延時t3后將MSB 鎖存到PINS D［7:0］，將LSB 鎖存到PINS D［15:8］;當(dāng)BYTESWAP=0 時，延時t4后MSB 與LSB 交換，故在一次AD 轉(zhuǎn)換的過程中，通過兩次讀取PINS D［7:0］，可以獲取16 位采樣數(shù)據(jù)［7］。

圖8 8 位并行接口傳輸時序圖Fig 8 Transmission timing diagram of 8 bit parallel interface

3.3 RS—422 通信模塊

接收到幀同步信號后，開始接收FIFO 數(shù)據(jù);直到接收到字同步信號，開始按照移位脈沖的碼率發(fā)送RS—422 數(shù)據(jù)。每次發(fā)送發(fā)完1 字節(jié)數(shù)據(jù)后，自動將下一字節(jié)的D7 位送到數(shù)據(jù)線上，在收到移位脈沖上升沿后，將下一個數(shù)據(jù)送到數(shù)據(jù)線上。RS—422 接口通信時序如圖9 所示。

4 實驗結(jié)果

圖9 RS—422 接口通信時序Fig 9 Communication timing of RS—422 interface

為了驗證該溫度采集模塊的工作性能，使用Omega 公司的CL3515R 系列溫度校準(zhǔn)器模擬熱電偶敏感－50 ～1 300 ℃溫度的過程，輸出模擬信號供溫度采集模塊采集，測試結(jié)果如表1 所示。對比校準(zhǔn)器模擬溫度與實際測得溫度可知其測試誤差小于±1%，驗證了該設(shè)計方案的可靠性與準(zhǔn)確性。

表1 全量程范圍測溫數(shù)據(jù)Tab 1 Temperature data measured in full scale

5 結(jié) 論

本文設(shè)計了一種基于FPGA 的屜式溫度采集模塊，采用16位電荷再分配逐次逼近型寄存器構(gòu)架的AD7621進(jìn)行A/D 轉(zhuǎn)換，保證了采集精度;針對熱電偶冷端溫度不恒定對于測量產(chǎn)生的誤差，采集模塊信號調(diào)理部分對其進(jìn)行冷端補(bǔ)償，確保了測量的準(zhǔn)確性。對該溫度采集模塊進(jìn)行反復(fù)測試，結(jié)果表明，該采集模塊完全滿足了高精度、低噪聲、低功耗的要求，對于其他環(huán)境參數(shù)的采集設(shè)備設(shè)計也具有一定的參考價值。

［1］ 張修太，胡雪惠，翟亞芳，等.基于Pt100 的高精度溫度采集系統(tǒng)設(shè)計與實驗研究［J］.傳感技術(shù)學(xué)報，2010，23(6):812－815.

［2］ 趙源深，楊麗紅.薄膜熱電偶溫度傳感器研究進(jìn)展［J］.傳感器與微系統(tǒng)，2012，31(2):1－3，7.

［3］ 張海濤，羅 珊，郭 濤.熱電偶冷端補(bǔ)償改進(jìn)研究［J］.儀表技術(shù)與傳感器，2011(7):11－14.

［4］ Analog Devices Inc.AD8495 Datasheet［EB/OL］.［2011—06—08］.http:∥www.analog.com/media/en/technical－documentation/data－sheets/AD8494_8495_8496_8497.pdf.

［5］ 龔成龍，韓曉春，陳佳建.電子儀器PCB 設(shè)計中EMC 技術(shù)的應(yīng)用［J］.電測與儀表，2005，42(5):32－36.

［6］ 李圣昆，羅振貴，單彥虎，等.一種通用可編程多通道采集方法的設(shè)計與實現(xiàn)［J］.火力與指揮控制，2014(5):142－145.

［7］ Analog Devices Inc.AD7621 Datasheet［EB/OL］.［2005—05—04］.http:∥www.analog.com/media/en/technical－documentation/data－sheets/AD7621.pdf.