李 洋，黎曉林，吳 健，周曉峰，車錄鋒

(1.中國科學院 上海微系統(tǒng)與信息技術研究所 傳感技術聯(lián)合國家重點實驗室，上海200050;2.中國科學院大學，北京100039)

0 引 言

Σ－Δ 調(diào)制結構由于其精度高的特性，在低速高精度ADC 中已經(jīng)被廣泛采用。隨著MEMS 技術的不斷發(fā)展，加速度計在性能方面也有了很大的提升［1，2］，例如:采用真空封裝的三明治結構的電容式微加速度計就具有高靈敏度、大動態(tài)范圍和低熱機械噪聲等優(yōu)點［3］。高性能微加速度計通常采用帶有靜電力反饋的單比特Σ－Δ 調(diào)制電路作為其接口電路。

在現(xiàn)有Σ－Δ 調(diào)制接口電路中，基本都是基于由運算放大器、模擬開關等器件組成的全模擬電路進行PID 運算和單比特比較。由于Σ－Δ 調(diào)制電路的系統(tǒng)穩(wěn)定性會隨著系統(tǒng)階數(shù)的提高而降低，高階Σ－Δ 調(diào)制電路的穩(wěn)定條件更為苛刻［4]。在這種情況下，模擬電路中存在的各種寄生效應會較明顯增大電路設計難度。為了簡化模擬電路部分的設計，減少模擬電路的干擾，Colibrys 公司的Dong Yufeng 等提出了使用數(shù)字濾波代替模擬積分器方法［5，6]。

本文設計了一種基于現(xiàn)場可編程門陣列(FPGA)的二階Σ－Δ 調(diào)制微加速計，使用數(shù)字電路替代部分模擬電路，將基于運算放大器的PID 電路和單比特比較電路使用FPGA 進行數(shù)字實現(xiàn)，降低了模擬電路的結構復雜度，減少了模擬電路的噪聲。

1 系統(tǒng)結構

所研究的數(shù)字Σ－Δ 調(diào)制微加速度計的接口電路基本結構同傳統(tǒng)純模擬電路Σ－Δ 調(diào)制結構相類似，具體系統(tǒng)結構如圖1 所示。其中，微加速度計為硅—硅鍵合三明治結構，由上下固定極板和中間可動極板構成。上下兩極板通過模擬開關與正負參考電壓相連接，以此來檢測中間極板的位置;同時，中間極板也在反饋回路中通過模擬開關同正或負參考電壓相連接，以此來實現(xiàn)靜電力反饋。通過由開關電容和放大器構成的電容/電壓(C/V)轉換模塊，將傳感器輸出的差分電容值轉換成電壓值。隨后，由前端放大電路將放大后的信號傳遞給A/D 轉換電路，將模擬信號轉換為數(shù)字信號。通過FPGA 對采樣到的電壓值進行相關數(shù)學處理，得到最終的系統(tǒng)輸出，并生成反饋信號反饋回傳感器實現(xiàn)電路閉環(huán)。由于本文所研究的系統(tǒng)為二階Σ－Δ 調(diào)制系統(tǒng)，因此，PID 電路為相位補償電路，不包含高階濾波電路。

圖1 數(shù)字Σ-Δ 調(diào)制微加速度計模塊圖Fig 1 Module diagram of micro-accelerometer of digital Σ-Δ modulation

1.1 傳感器和C/V 轉換電路

傳感器和C/V 轉換電路如圖2 所示。Ct(x)是傳感器上極板與中間極板間的電容，Cb(x)是下極板與中間極板間的電容。由于電路為閉環(huán)電路，反饋回路將使中間極板保持在平衡位置附近，中間極板的偏移量非常小。因此，上下極板與中間極板間的電容同偏移量之間的關系可以近似看作為線性關系，且相對于平衡位置互相對稱?？梢缘玫紺/V 轉換電路的電壓輸出Vout1為

其中，C0為平衡位置時的極板間電容，x 為中間極板同平衡位置之間的偏移量，d0為平衡位置時中間極板同上下兩極板之間的距離。

圖2 傳感器和C/V 轉換電路Fig 2 Sensor and C/V converter circuit

1.2 采樣保持和前端放大與A/D 轉換電路

這部分電路如圖3 所示，有

由于閉環(huán)回路中中間極板位置改變很小，Vout2為一個很小的數(shù)值，為了能夠讓A/D 轉換電路更好地采樣，將Vout2通過前端放大器進行一定倍數(shù)的放大，隨后，將放大后的電壓信號通過10 bit A/D 轉換電路進行采樣，得到相應的數(shù)字信號。

圖3 采樣保持和前端放大與A/D 轉換電路Fig 3 Sample hold，front-end amplifier and A/D converter circuit

系統(tǒng)內(nèi)部噪聲引入的噪聲如圖4 所示。其中，Ebm為傳感器的機械噪聲，Een為模擬電路噪聲，EqA為A/D 轉換電路的量化噪聲，Eq為量化器的量化噪聲。通過對系統(tǒng)噪聲進行分析，可知機械噪聲密度為51 ngn/Hz1/2，模擬電路噪聲密度在nV/Hz1/2量級，量化器量化噪聲在μgn/Hz1/2量級。10 bit 的A/D 轉換電路的量化噪聲密度在nV/Hz1/2量級，不會給系統(tǒng)引入過大的噪聲。

圖4 帶噪聲的系統(tǒng)模塊圖Fig 4 System module diagram with noise

1.3 PID 與反饋

在傳感器設計時，為了降低機械熱噪聲，傳感器會有較低的阻尼和較高的Q 值，這樣會帶來閉環(huán)系統(tǒng)的不穩(wěn)定。所以，在采用Σ－Δ 數(shù)字閉環(huán)檢測結構來設計Σ－Δ 加速度計時，通常需要在系統(tǒng)的前向通路中加入適當?shù)南辔谎a償電路。對于二階的Σ－Δ 數(shù)字接口電路，采用補償系數(shù)為0.7的微分結構能很好地保證系統(tǒng)在±1gn的信號輸入范圍內(nèi)保持穩(wěn)定。電路補償部分的傳輸函數(shù)H(z)為

通過判斷補償后的數(shù)據(jù)的最高位，取出數(shù)據(jù)的正負，實現(xiàn)數(shù)據(jù)的1 bit 量化。隨后將量化后的輸出傳輸給反饋回路，相應地給傳感器的中間極板加入正、負參考電壓，實現(xiàn)力的反饋，最終實現(xiàn)電路閉環(huán)。反饋力Ffeedback的大小為

其中，ε 為介電系數(shù)，A 為傳感器中間極板面積，Vf為反饋電壓。

2 系統(tǒng)仿真

為了對系統(tǒng)的功能和性能進行驗證，本文對系統(tǒng)進行了相關的仿真。設定系統(tǒng)采樣頻率50 kHz，過采樣率32。通過對系統(tǒng)加入80 Hz 的正弦信號激勵，系統(tǒng)的輸出頻譜見圖5。系統(tǒng)輸出功率譜中，系統(tǒng)基帶內(nèi)本底噪聲密度為－87 dBV/Hz1/2，等效于44.7 μV/Hz1/2。由于電路靈敏度為1.2 V/gn，因此，噪聲密度為37 μgn/Hz1/2。

圖5 系統(tǒng)的輸出頻譜Fig 5 Output frequency spectrum of system

3 系統(tǒng)測試

由于采用分離的模擬開關芯片作為系統(tǒng)開關，為了簡化電路結構，CV 電路、采樣保持電路和前端放大電路都采用單端結構的放大電路。通過搭建PCB 板級系統(tǒng)，并編寫相關FPGA 代碼，本文初步實現(xiàn)了基于FPGA 的加速度傳感器數(shù)字Σ－Δ 接口電路。其中，系統(tǒng)工作的采樣率為50kHz，傳感器諧振頻率為780 Hz。最終實現(xiàn)的二階數(shù)字Σ－Δ 微加速計PCB 板如圖6 所示。

圖6 二階數(shù)字Σ-Δ 微加速計PCBFig 6 PCB of 2nd-order digital Σ-Δ micro-accelerometer

圖7 為給系統(tǒng)施加頻率為80 Hz 的±1 gn正弦激勵信號時的輸出頻譜。從圖中可以看到系統(tǒng)在80 Hz 處有一峰值在－3 dB 的單一信號主峰，同加入激勵頻率相同。同時，系統(tǒng)基帶內(nèi)本底噪聲為－65 dBV/Hz1/2，等效于557 μV/Hz1/2，由于系統(tǒng)靈敏度為1.4 V/gn，系統(tǒng)的噪聲密度小于400 μgn/Hz1/2。

由于采用的傳感器噪聲為51 ngn/Hz1/2，該噪聲主要來自于閉環(huán)電路系統(tǒng)。整個電路系統(tǒng)為PCB 板級電路，采用分離元件進行電路搭建，并且系統(tǒng)結構也采用的是單端電路的結構。由于系統(tǒng)中開關元件使用的是分離的模擬開關芯片，其開關的導通電阻也較大(約120Ω)，該導通電阻給系統(tǒng)會引入較大的電路噪聲。同時，由于在電路系統(tǒng)中使用了A/D 轉換電路，需要高頻控制信號，也給電路引入了一定的信號串擾，會引入較大的噪聲。

圖7 二階數(shù)字Σ-Δ 微加速度計PCB 板測試結果Fig 7 PCB test result of 2nd-order digital Σ-Δ micro-accelerometer

4 結 論

提出了基于FPGA 的數(shù)字二階Σ－Δ 調(diào)制微加速計閉環(huán)接口電路的電路結構，電路將采樣保持后的數(shù)據(jù)通過前端放大后轉換為數(shù)字信號，并對其進行相應的處理。通過搭建二階PCB 板級電路，測試并驗證了該電路結構，并測得系統(tǒng)閉環(huán)基帶內(nèi)噪聲密度小于400 μgn/Hz1/2。上述研究為以后高階數(shù)字Σ－Δ 調(diào)制閉環(huán)接口電路的設計提供了指導。

［1］ Boser B E，Wooley B A.The design of sigma－delta modulation analog－to－digital converters［J］.IEEE J SSC，1988，23(12):1298－1308.

［2］ Yazdi N，Ayazi F，Najafi K.Micromachined inertial sensors［J］.Proc of IEEE，1998:1640－1659.

［3］ 徐偉鶴，林友玲，車錄鋒，等.一種圓片級硅三層鍵合的三明治加速度傳感器［J］.傳感技術學報，2008，21(2):230－232.

［4］ Schreier R，Temes G C.Understanding delta－sigma data converters［M］.Piscataway:IEEE Press，2005:107－109.

［5］ Pastre Marc，Kayal Mather，Dong Yufeng.A 300Hz 19b DR capacitive accelerometer based on a versatile front end in a 5th－order ΔΣ loop［C］∥ESSCIRC 2009，Athens:2009:288－291.

［6］ Pastre Marc，Dong Yufeng，Nguyen Anne－Marie.A navigationgrade MEMS accelerometer based on a versatile front end［C］∥IECON 2011，Melbourne:IEEE，2011:4038－4043.