本刊記者 薛士然

FPGA引入全新架構
——HyperFlex

本刊記者 薛士然

在因智能手機發(fā)展而不斷發(fā)酵的移動互聯(lián)網(wǎng)時代，功耗已經(jīng)成為電子產(chǎn)品極為搶眼的一個參數(shù)。只強調(diào)性能提升的摩爾定律發(fā)展至今，也越來越受到挑戰(zhàn)，在CPU性能不斷提升的同時功耗成為無法回避的問題，許多公司都在不斷尋求找到二者最佳結合點的解決方案。

隨著技術的不斷發(fā)展，F(xiàn)PGA的應用領域也在不斷擴大，“FPGA+CPU”出現(xiàn)在越來越多的解決方案中。最近，微軟宣布使用FPGA來加速“Bing”搜索，Intel的Xeon處理器結合FPGA來實現(xiàn)CPU的加速。正如Altera公司亞太區(qū)副總裁Erhaan Shaikh所說，使用FPGA技術能夠在提升性能的同時大大降低功耗。

FPGA中引入HyperFlex架構

近日，Altera發(fā)布了一款最新的產(chǎn)品——Stratix 10，其集成了4個64位Cortex-A53ARM處理器。這款新產(chǎn)品最大的亮點就是采用了HyperFlex架構。在FPGA中，布線資源連通其內(nèi)部的所有單元，而連線的長度和工藝決定著信號在連線上的驅動能力和傳輸速度，布線造成的延時也是造成FPGA性能瓶頸的一個主要因素。如果只是單純地采用更寬的總線，非但不能解決問題，還會增加阻塞，而HyperFlex架構恰好可以解決這一問題。

Altera產(chǎn)品營銷資深總監(jiān)Patrick Dorsey非常詳細地解釋了HyperFlex架構：簡單地說，就是把寄存器放在邏輯單元之中，與FPGA實現(xiàn)一個配合。在HyperFlex架構中，實現(xiàn)了無所不在的寄存器安放，即HyperFlex體系結構在所有內(nèi)核互聯(lián)布線段上引入了寄存器，整個布線中會有上千萬的寄存器存在，把傳統(tǒng)結構中布線帶來的總延時進行分割，提升FPGA的信號傳送頻次，這樣能夠大大減小布線的總延時，進而提高FPGA的性能。

HyperFlex架構不僅使Stratix 10的性能提升了兩倍，而且使功耗降低了70%，這是因為內(nèi)核邏輯性能提高2倍后，不再需要很寬的數(shù)據(jù)通路，使用的資源變少了，功耗也就隨之降低了。

Stratix 10采用lntel 3D封裝工藝

Patrick表示現(xiàn)在他們面臨一些需要解決的問題：第一個是現(xiàn)在數(shù)據(jù)吞吐量非常大，已經(jīng)達到56Gbps量級，在單一芯片中實現(xiàn)這樣大量的數(shù)據(jù)傳輸是非常困難的；第二個是客戶希望Stratix 10能夠支持更多的標準和協(xié)議，包括一些還沒有被確定為標準的協(xié)議，而同時又希望盡快拿到芯片；第三個是調(diào)制格式問題，即兩個芯片之間怎樣進行通信，隨著產(chǎn)品性能要求越來越高，芯片之間通信的方式也變得更加具體化，所以當一個邏輯與另外一個器件進行通信的時候，使用到的引腳必須得到很大程度的優(yōu)化，使這兩個芯片能夠以一種很具體的方式來實現(xiàn)溝通。

為了解決上述的幾個問題，Altera設計了這樣一種芯片，在一個封裝之上可以放置多個裸片，這就是Stratix 10。其中的裸片像瓷磚一樣，一個個貼到FPGA和它的邏輯單元中間，實現(xiàn)協(xié)議與協(xié)議之間的連接或者I/O的連接。Stratix 10中的裸片非常獨特，每一個裸片都是單片的，其性能非常高，能夠非常順暢地與其他芯片進行通信。恰好，Intel有嵌入式多管芯互聯(lián)橋接封裝技術，能夠實現(xiàn)多個裸片之間的高效連接，所以Altera采用Intel 14nm三柵極工藝技術制造，實現(xiàn)了更高的收發(fā)器速率，支持新出現(xiàn)的調(diào)制格式（PAM-4），支持PCIe Gen4、多端口以太網(wǎng)通信標準，進而提高了產(chǎn)品性能，降低了復雜度和成本。

獨特的設置保證Stratix 10的安全性

為了保證應用的安全性，Stratix 10中增加了一個安全器件管理器（SDM），每一個客戶可以進行獨特的設置，這樣產(chǎn)品的安全性能就得到了極大的提升。一個FPGA中會涉及到500多萬個邏輯單元，Altera把這些邏輯單元分離開來，在每一個單元上面增加一個安全芯片來保證系統(tǒng)的安全性。例如那些提供云服務的供應商，采用Stratix 10做設計，就可以把某一客戶的應用與其他客戶的應用分開，充分保證客戶應用的安全性。

Stratix 10集成4個Cortex-A53 ARM處理器

對于FPGA來說，集成ARM處理器是非常重要的，因為許多客戶都需要FPGA中有一個硬化的ARM處理器來做相關設計。Stratix 10定位于高端應用，它集成了4 個64位Cortex-A53ARM處理器，因為Cortex-A53和Stratix 10的目標市場是一致的，都是面向通信基礎設施、企業(yè)和數(shù)據(jù)中心應用的。

在數(shù)據(jù)中心應用中，客戶原來需要采用5片Stratix V才能實現(xiàn)的性能，現(xiàn)在一片Stratix 10就能輕松實現(xiàn)，而且功耗還能降低一半以上。因此采用Stratix 10做設計，帶來的不僅是設計成本的降低，更重要的是后期運行成本的降低也是非?？捎^的。