沈同平 ，谷宗運(yùn)，方　芳，俞　磊

(安徽中醫(yī)藥大學(xué) 醫(yī)藥信息工程學(xué)院, 安徽 合肥 230011)

?

反饋式數(shù)字AGC的FPGA優(yōu)化實(shí)現(xiàn)

沈同平 ，谷宗運(yùn)，方芳，俞磊

(安徽中醫(yī)藥大學(xué) 醫(yī)藥信息工程學(xué)院, 安徽 合肥 230011)

摘要：新的全數(shù)字式反饋?zhàn)詣?dòng)增益控制( AGC) 算法，采用硬件描述語言VHDL進(jìn)行FPGA實(shí)現(xiàn)， MODELSIM仿真測試實(shí)驗(yàn)結(jié)果表明, 該新方案實(shí)現(xiàn)簡單、速度快，具有更小的資源占用、更快的收斂速度,有效地解決了無線通信系統(tǒng)中各種因素(距離、信道衰減、電磁干擾等)所造成的數(shù)字信號傳輸問題，具有良好的工業(yè)應(yīng)用前景。

關(guān)鍵詞：全數(shù)字式；反饋式自動(dòng)增益控制；標(biāo)準(zhǔn)硬件描述語言；現(xiàn)場可編程門陣列

近年來，軟件無線電發(fā)展迅速，全數(shù)字接收機(jī)是目前器件水平和設(shè)計(jì)方法下實(shí)現(xiàn)無線通信設(shè)計(jì)的首選方案，而自動(dòng)增益控制AGC(AutomaticGain Control)，是數(shù)字化接收機(jī)中重要且必不可少的組成部分[1]。AGC電路在發(fā)展之初通常采用模擬方法設(shè)計(jì)，隨著數(shù)字處理技術(shù)和可編程器件的發(fā)展，數(shù)字AGC得到了更廣泛的關(guān)注和應(yīng)用。與模擬AGC一樣，數(shù)字AGC的基本功能也是隨著接收機(jī)收到的輸入信號的強(qiáng)弱自動(dòng)調(diào)整放大器的增益，使輸入信號強(qiáng)弱變化時(shí)，輸出信號基本不變。無線通信系統(tǒng)中，不同用戶通信距離遠(yuǎn)近不同、信道衰落有差異，使接收信號波動(dòng)范圍很大，弱或強(qiáng)電磁干擾情況下，接收信號功率極低，需要采用AGC技術(shù)對接收信號進(jìn)行歸一化處理，以保證后續(xù)數(shù)字信號處理的精度。因此數(shù)字AGC的實(shí)現(xiàn)具有重要實(shí)際意義。

1反饋式數(shù)字AGC算法

AGC電路的實(shí)現(xiàn)有前饋、反饋和混合環(huán)路等三種，前饋AGC收斂速度比反饋AGC要快，但一般不是很穩(wěn)定?；旌螦GC可以克服前饋AGC和反饋AGC兩者的缺點(diǎn)，尤其是適合在快速衰落信道中，但由于受到成本、體積、功耗和復(fù)雜度等的影響，在實(shí)際中應(yīng)用不是很廣[2-3]。故本系統(tǒng)中采用反饋式AGC，如圖1所示。

圖1　反饋式數(shù)字AGC簡要框圖

為了適應(yīng)數(shù)字接收機(jī)ADC 采集電平要求和精度，AGC電路作為主要的輔助電路廣泛的應(yīng)用在接收機(jī)中。傳統(tǒng)數(shù)字AGC電路使用ADC采集信號，對信號進(jìn)行處理，根據(jù)得到的信號幅值信息調(diào)整增益，其對ADC采樣率要求較高[4]。為從離散的信號中得到準(zhǔn)確幅值信息，需要通過一定算法得到AGC 控制值，再將得到的信號功率值和門限值進(jìn)行比較，從而對ADC采樣前的模擬信號功率進(jìn)行控制。傳統(tǒng)的模擬AGC 模塊為保證ADC采樣不飽和，估算信號功率時(shí)估算待采樣信號的總功率，即有用信號和噪聲的功率和。因此在信噪比很低的情況下，有用信號淹沒在噪聲中，即便對ADC采樣前的信號進(jìn)行了放大，ADC采樣后有用信號的功率仍然不能達(dá)到預(yù)期要求[5]。因此，本文提出的數(shù)字AGC的原理是基于信號去除噪聲影響的功率估計(jì)，通過與預(yù)設(shè)功率區(qū)間進(jìn)行比較，得出系統(tǒng)需要的增益控制量，以保證輸出信號幅度相對恒定[6]。

模擬信號輸出平均功率：

N為樣本累加數(shù)，為避免后續(xù)除法電路，一般選用2k來計(jì)算模擬輸出信號的平均功率Pout，ui為AD9238輸入的樣本。由于AD9238采樣的是模擬電路輸出信號電壓，是經(jīng)過VGA放大的輸入信號，設(shè)對應(yīng)輸入信號樣值為xi，放大器增益為g，則輸入信號平均功率可表示為

模擬輸入信號樣值與模擬輸出信號樣值的關(guān)系為ui=g*xi，可以得出輸入信號平均功率與輸出信號平均功率之間的關(guān)系為

2 反饋式數(shù)字AGC的FPGA實(shí)現(xiàn)

采用硬件描述語言VHDL對上述AGC算法進(jìn)行編程實(shí)現(xiàn)，并對實(shí)現(xiàn)結(jié)果進(jìn)行仿真驗(yàn)證。本方案選用XilinxSpartan6系列XC6SL150T芯片，圖2所示為基于FPGA的AGC數(shù)字控制部分框圖，包括一片F(xiàn)PGA芯片、一片高速AD9238芯片、一片數(shù)模轉(zhuǎn)換芯片TLV5617及一片用于存放FPGA配置文件的PROM。全數(shù)字AGC的FPGA實(shí)現(xiàn)主要分為2個(gè)功能模塊：輸入功率計(jì)算模塊和AGC控制算法模塊，如圖3所示。本文中所采用的VGA的有效線性范圍中的關(guān)系為Gain(dB)=-50VG+41，Gain(dB)為VGA產(chǎn)生的放大(縮小)增益，VG為VGA的輸入電壓。VGA所能產(chǎn)生的可控增益范圍為 -18.5 dB~+25.5 dB，對應(yīng)的輸入電壓范圍為0.2 V~1.2 V，而該VGA能產(chǎn)生的可控增益有效線性范圍為-14 dB~+21 dB，對應(yīng)的輸入電壓范圍為0.4 V~1.1 V。

圖2基于FPGA的AGC數(shù)字控制部分框圖

圖3　數(shù)字AGC的FPGA實(shí)現(xiàn)結(jié)構(gòu)圖

本系統(tǒng)實(shí)現(xiàn)中，加入了sel_gain端口(位寬為3 bit)用來支持用戶根據(jù)需求選擇自動(dòng)增益或其它×1、×2、×4、×8等固定增益模式，用戶實(shí)際控制中，syn_gain_in端口用來外部輸入增益同步脈沖，sel_syn端口用來讓用戶選擇產(chǎn)生增益的同步脈沖信號是來源于系統(tǒng)內(nèi)部自動(dòng)產(chǎn)生還是用戶自定義輸入，為0時(shí)，系統(tǒng)以引腳syn_gain_in的輸入作為增益同步脈沖信號；為1時(shí)系統(tǒng)以內(nèi)部自動(dòng)產(chǎn)生的脈沖作為增益同步脈沖。通過這樣的設(shè)計(jì)大大方便了用戶使用。

通過ISE13.4對實(shí)現(xiàn)的算法進(jìn)行綜合，我們得到本文所用算法實(shí)現(xiàn)方法的資源占用僅為276 slice LUTs，最大時(shí)鐘頻率可達(dá)到288.763 MHz。利用modelsim對所實(shí)現(xiàn)的結(jié)果進(jìn)行仿真驗(yàn)證，如圖4所示。本文選取的測試信號輸入數(shù)據(jù)為I路“000100101100”和Q路“000000000000”，其能量屬于區(qū)間4，增益g為×2。從仿真結(jié)果圖中可以看出，初始reset信號為‘1’時(shí)，得到的fsx值為“1100001000101111”，fsx高四位“1100”為控制位，得到g為“001000101111” 即×1。初始化后，系統(tǒng)開始計(jì)算信號能量，并進(jìn)行自動(dòng)增益控制，再次得到新的增益值，此時(shí)fsx值為“1100000111011101”，得到此時(shí)的g為“000111011101”即×2，說明程序計(jì)算結(jié)果與實(shí)際相符。

圖4基于FPGA的數(shù)字AGC算法modelsim仿真結(jié)果

3結(jié)論

本系統(tǒng)對一種反饋式數(shù)字AGC進(jìn)行了FPGA實(shí)現(xiàn)，并對算法進(jìn)行了modelsim仿真測試，最后將程序下載到Xilinx公司的Spartan6系列XC6SL150T芯片上，完成了算法的FPGA實(shí)現(xiàn)。本方案實(shí)現(xiàn)簡單，速度快，具有較小的資源占用、更快的收斂速度，非常適合工程應(yīng)用。

參考文獻(xiàn):

[1] 賀欣.寬帶大動(dòng)態(tài)AGC電路設(shè)計(jì)[J].電子設(shè)計(jì)工程,2012,20(8):167-170.

[2] 代濤,馮雷.基于FPGA的大動(dòng)態(tài)數(shù)控AGC系統(tǒng)設(shè)計(jì)[J].無線電通信技術(shù),2010,36(4):16-18.

[3] 李志騫,李大鵬,單福悅.基于數(shù)字AGC的控制算法[J].無線電工程,2012,42(6):58-61.

[4] 姜坤,王元?dú)J,趙成斌.一種改進(jìn)的數(shù)字AGC系統(tǒng)設(shè)計(jì)與仿真[J].科技導(dǎo)報(bào),2011,29(33):42-46.

[5] 趙星.基于FPGA實(shí)現(xiàn)的中頻數(shù)字相干AGC的設(shè)計(jì)方法[J].四川兵工學(xué)報(bào),2014,35(2):94-96.

[6] 陳麗,傅興華.大動(dòng)態(tài)數(shù)字AGC電路設(shè)計(jì)與實(shí)現(xiàn)[J].無線電工程,2014,44(6):60-62.

Design and FPGA Implementation of Digital Feed-Back AGC

SHEN Tong-ping, GU Zong-yun, FANG Fang

(School of Medical Information Technology, Anhui University of Chinese Medicine, Hefei 230036, China)

Abstract:A new all-digital feedback AGC (AGC) algorithm is proposed by using hardware description language VHDL for FPGA implementation of the above AGC algorithm, and the algorithm MODELSIM simulation tests. Simulation results show that the scheme is simple, fast, and it has a smaller footprint, faster convergence. The plan can solve the wireless communication system various factors (distance, channel attenuation, electromagnetic interference, etc.), and with good prospects for industrial applications.

Key words:full-digital, feedback AGC, VHDL, FPGA

文章編號：1007-4260(2015)03-0068-03

中圖分類號：TN 9111.72

文獻(xiàn)標(biāo)識碼：A

DOI：10.13757/j.cnki.cn34-1150/n.2015.03.019

作者簡介：沈同平，男，安徽無為縣人，碩士，安徽中醫(yī)藥大學(xué)醫(yī)藥信息工程學(xué)院講師，主要研究方向?yàn)樾畔⒐芾?、無線通信。

基金項(xiàng)目：安徽中醫(yī)藥大學(xué)人文社科項(xiàng)目(2013rw002)和安徽中醫(yī)藥大學(xué)青年項(xiàng)目(2012qn006)。

收稿日期：2015-01-19

網(wǎng)絡(luò)出版時(shí)間：2015-8-25 15:40網(wǎng)絡(luò)出版地址：http://www.cnki.net/kcms/detail/34.1150.N.20150825.1540.019.html