張 帆，張 琦，胡 霄，操煒鼎，舒 鈺

(中國電子科技集團(tuán)第二十研究所 導(dǎo)航事業(yè)部，西安710068)

?

一種多系統(tǒng)兼容衛(wèi)星導(dǎo)航抗窄帶干擾專用芯片設(shè)計(jì)

張 帆，張 琦，胡 霄，操煒鼎，舒 鈺

(中國電子科技集團(tuán)第二十研究所 導(dǎo)航事業(yè)部，西安710068)

衛(wèi)星導(dǎo)航信號(hào)由于其自身特點(diǎn)，經(jīng)過長距離傳輸?shù)竭_(dá)地面信號(hào)功率十分微弱，所以很容易受到外來同頻窄帶信號(hào)干擾。主要介紹了一種滿足北斗、GPS多系統(tǒng)兼容的衛(wèi)星導(dǎo)航抗窄帶專用芯片的設(shè)計(jì)方案。其采用模數(shù)轉(zhuǎn)換、抗干擾處理集成單顆芯片設(shè)計(jì)架構(gòu)，可直接替換原有衛(wèi)星導(dǎo)航終端的A/D芯片，實(shí)現(xiàn)抗窄帶干擾功能；并著重對(duì)抗干擾算法的多系統(tǒng)兼容設(shè)計(jì)、低功耗干擾檢測(cè)技術(shù)進(jìn)行了介紹；經(jīng)流片測(cè)試，該芯片抗北斗B1、B3頻點(diǎn)和GPS L1頻點(diǎn)窄帶干擾干信比大于60dB，北斗S頻點(diǎn)抗窄帶干擾干信比大于55dB，雙路同時(shí)工作最大功耗小于260mW，可有效滿足手持、車載、彈載等小型低功耗衛(wèi)星導(dǎo)航終端的應(yīng)用需求。

抗窄帶干擾；芯片；多系統(tǒng)

0 引言

導(dǎo)航衛(wèi)星系統(tǒng)的衛(wèi)星距地面接收機(jī)的距離達(dá)2萬km以上(GEO衛(wèi)星在3萬km以上)，同時(shí)衛(wèi)星發(fā)射功率只有幾十瓦，所以衛(wèi)星導(dǎo)航信號(hào)到達(dá)地

面時(shí)非常微弱，以我國北斗二衛(wèi)星導(dǎo)航系統(tǒng)信號(hào)為例，1268.52MHz的B3頻點(diǎn)信號(hào)到達(dá)地球表面時(shí)，其最小信號(hào)電平約為-130dBm(比接收機(jī)熱噪聲電平還要低30dB左右)。該信號(hào)功率相當(dāng)于10萬km處30W的燈泡發(fā)出的光的大小[1]。所以衛(wèi)星導(dǎo)航接收機(jī)極易受低功率同頻射頻干擾的影響，因此必須具備一定的抗干擾能力。

圖1 衛(wèi)星導(dǎo)航抗干擾專用芯片結(jié)構(gòu)功能框圖Fig.1 Satellite navigation anti-jamming ASIC structure

阻塞式干擾是最為常見的一種干擾。它有多種干擾體制，常見的干擾包括單頻(或窄帶)連續(xù)波干擾和各種類型的寬帶干擾等。其中窄帶干擾廣泛存在于日常生活中，如調(diào)幅電臺(tái)發(fā)射機(jī)的諧波或商業(yè)廣播發(fā)射機(jī)的諧波、故意的連續(xù)波干擾機(jī)或調(diào)頻電臺(tái)發(fā)射機(jī)的諧波、故意的連續(xù)波干擾機(jī)或頻段附近的非調(diào)制發(fā)射機(jī)的載波[2]?，F(xiàn)有抗干擾主要采用A/D+FPGA實(shí)現(xiàn)，其實(shí)現(xiàn)功耗比較大，同時(shí)布線面積大，成本高，不利于進(jìn)行大規(guī)模應(yīng)用。本文詳細(xì)闡述了一款衛(wèi)星導(dǎo)航抗干擾專用芯片的設(shè)計(jì)方案，可有效解決小型衛(wèi)星導(dǎo)航終端抗窄帶干擾問題。

1 芯片功能

1.1 架構(gòu)設(shè)計(jì)

衛(wèi)星導(dǎo)航抗干擾專用芯片采用“A/D+抗干擾”的架構(gòu)，圖1為芯片結(jié)構(gòu)功能框圖，主要包括雙路模數(shù)轉(zhuǎn)換、自適應(yīng)抗干擾處理、干擾檢測(cè)和輸出濾波等功能模塊，其中模數(shù)轉(zhuǎn)換模塊將衛(wèi)星導(dǎo)航系統(tǒng)中的模擬中頻信號(hào)量化為數(shù)字中頻信號(hào)，若此處的數(shù)字中頻信號(hào)包含干擾信息，經(jīng)自適應(yīng)抗干擾處理后，可在數(shù)字域?yàn)V除干擾，最終經(jīng)輸出濾波器實(shí)現(xiàn)數(shù)字中頻信號(hào)輸出。芯片內(nèi)部同時(shí)集成了干擾檢測(cè)模塊，可有效識(shí)別信號(hào)中是否存在干擾信息，在不存在干擾的情況下，通過控制關(guān)閉芯片的抗干擾處理，有效降低芯片的工作功耗。本芯片可替換原有衛(wèi)星導(dǎo)航終端中的模數(shù)轉(zhuǎn)換模塊，使其具備抗窄帶干擾能力，如圖2所示。

圖2 芯片應(yīng)用方式Fig.2 Chip application mode

1.2 多系統(tǒng)兼容抗干擾處理設(shè)計(jì)

為使衛(wèi)星導(dǎo)航抗干擾專用芯片適用于多種衛(wèi)星導(dǎo)航系統(tǒng)，必須選擇對(duì)衛(wèi)星導(dǎo)航信號(hào)形式不敏感的抗干擾處理方式，本文采用自適應(yīng)濾波技術(shù)應(yīng)用于抗干擾芯片設(shè)計(jì)，它是一種中頻域的處理方法，對(duì)小信號(hào)包絡(luò)變化、輸入速率不敏感，處理速率對(duì)各個(gè)衛(wèi)星系統(tǒng)中頻的最大頻率分量滿足奈奎斯特采樣定律，能確保信號(hào)完整不失真的采樣處理，對(duì)不同的衛(wèi)星系統(tǒng)有良好的適應(yīng)性。由于不同的導(dǎo)航系統(tǒng)其工作帶寬不同，為補(bǔ)償中頻數(shù)字處理帶來的噪底損失，本芯片設(shè)計(jì)時(shí)針對(duì)不同的系統(tǒng)帶寬添加可配置帶通濾波器，濾除更多帶外噪聲，從而達(dá)到多系統(tǒng)兼容的目的。

自適應(yīng)濾波算法的基本思想是根據(jù)干擾信號(hào)的變化，調(diào)整系統(tǒng)的沖激響應(yīng)以達(dá)到均方差最小的準(zhǔn)則，它的特點(diǎn)在于不需要預(yù)知干擾和噪聲的統(tǒng)計(jì)特性，即使噪聲的統(tǒng)計(jì)特性是非先驗(yàn)甚至?xí)r變的，也能自動(dòng)調(diào)節(jié)迭代滿足最佳濾波的要求，具有自我“調(diào)節(jié)”和“跟蹤”能力，更符合實(shí)際應(yīng)用的特性。

圖3 自適應(yīng)抗干擾原理圖Fig.3 Schematic of adaptive anti-interference

最小均方誤差(LMS)為一種較好的兼顧速度和精度的自適應(yīng)算法得到廣泛采用，其基本運(yùn)算過程為[3]：

Wk+1=Wk-μkξ

(1)

(2)

則由式(1)、式(2)得到

E[Wk+1]=(I-2μR)E[Wk]+2μP

(3)

圖4 抗干擾處理頻域響應(yīng)Fig.4 Anti-jamming frequency response

本文采用的LMS算法具有理想的陷波特性，如圖4所示，它在輸入信號(hào)頻帶內(nèi)只在大信號(hào)頻率大信號(hào)處形成陷波，在離開大信號(hào)的區(qū)域會(huì)很快進(jìn)入平坦，這種特性對(duì)頻帶造成的損傷較小，保證抗干擾處理后接收機(jī)仍能正確地解算出衛(wèi)星導(dǎo)航信息。

1.3 多系統(tǒng)兼容抗干擾處理設(shè)計(jì)

衛(wèi)星導(dǎo)航系統(tǒng)的干擾檢測(cè)算法非常多，根據(jù)信號(hào)處理域的不同，分為基于時(shí)域的干擾檢測(cè)算法和基于頻域的干擾檢測(cè)算法?；跁r(shí)域的干擾檢測(cè)性能的好壞直接受到設(shè)定的門限值影響，而且對(duì)外界未知的干擾和噪聲非常敏感，使時(shí)域干擾檢測(cè)方法的準(zhǔn)確度大大降低。本文采用基于FFT的頻域干擾檢測(cè)技術(shù)，對(duì)接收到的中頻數(shù)字信號(hào)進(jìn)行FFT變換，轉(zhuǎn)換為頻域信號(hào)，在頻域計(jì)算檢測(cè)統(tǒng)計(jì)量，并設(shè)定干擾門限值為θ*a，由判決器對(duì)檢測(cè)統(tǒng)計(jì)量和干擾門限值進(jìn)行比較，輸出干擾存在性信息。該算法大大降低了算法實(shí)現(xiàn)功耗和復(fù)雜度，提高了干擾檢測(cè)的準(zhǔn)確度[4]。其架構(gòu)如圖5所示。

圖5 干擾檢測(cè)算法電路架構(gòu)圖Fig.5 Interference detection and FFT structure

由圖5(a)可知，干擾檢測(cè)電路架構(gòu)由FFT和干擾檢測(cè)兩部分構(gòu)成，F(xiàn)FT的性能對(duì)干擾檢測(cè)結(jié)果有重要影響。本設(shè)計(jì)所采用的FFT結(jié)構(gòu)為基2的順序處理結(jié)構(gòu)，順序處理結(jié)構(gòu)只使用一個(gè)FFT蝶形運(yùn)算單元，分時(shí)段進(jìn)行干擾檢測(cè)，有效地降低了運(yùn)算功耗，其電路結(jié)構(gòu)如圖5(b)所示。

檢測(cè)結(jié)果如圖6所示，虛線表示干擾門限，實(shí)線表示經(jīng)FFT變換后的信號(hào)最大值，在60dB干擾時(shí)，實(shí)線線條高于虛線線條，表示檢測(cè)到有干擾。

圖6 干擾為60dB時(shí)干擾檢測(cè)結(jié)果Fig.6 When interference is 60 dB，the result of interference detection

圖7 芯片設(shè)計(jì)版圖Fig.7 Chip design layout

2 芯片版圖與實(shí)物

芯片采用0.13μm的CMOS工藝實(shí)現(xiàn)；I/O電壓為3.3V，核心電壓為1.2V，裸片面積為3.5mm×3.5mm，芯片最終版圖如圖7所示，設(shè)計(jì)最高工作頻率為70MHz。采用LQFP48封裝，與AD9288封裝相同，芯片面積為7mm×7mm。抗干擾專用芯片與AD9288對(duì)比如圖8所示，二者的結(jié)構(gòu)尺寸和封裝形式均相同，可替換衛(wèi)星導(dǎo)航終端中的AD9288芯片，完成模數(shù)轉(zhuǎn)換和抗干擾處理功能。

圖8 抗干擾專用芯片與AD9288Fig.8 Anti-interference ASIC and AD9288

3 測(cè)試結(jié)果

抗干擾專用芯片測(cè)試環(huán)境如圖9所示。主要包括信號(hào)源、干擾源、合路器、射頻通道、抗干擾專用芯片、數(shù)字基帶。通過合路器將衛(wèi)星導(dǎo)航信號(hào)源和干擾合路輸出來模擬實(shí)際天線在干擾環(huán)境中接收到的衛(wèi)星信號(hào)，經(jīng)射頻通道下變頻后，由抗干擾專用芯片進(jìn)行模數(shù)轉(zhuǎn)換和抗干擾處理，輸出數(shù)字中頻信號(hào)進(jìn)行基帶解算。經(jīng)測(cè)試，本芯片在北斗系統(tǒng)B3、B1、S頻點(diǎn)、GPS系統(tǒng)下均能對(duì)干擾信號(hào)進(jìn)行處理，有效實(shí)現(xiàn)多系統(tǒng)兼容的抗干擾功能，抗干擾能力如表1所示。該測(cè)試指標(biāo)是在保證定位精度的情況下測(cè)得。

工作系統(tǒng)抗窄帶干擾能力(干信比)/dB北斗B3頻點(diǎn)65北斗B1頻點(diǎn)61北斗S頻點(diǎn)56GPS61

4 結(jié)束語

本文給出了一款多系統(tǒng)兼容衛(wèi)星導(dǎo)航抗窄帶干擾專用芯片的設(shè)計(jì)，針對(duì)其處理架構(gòu)、多系統(tǒng)兼容抗干擾處理、低功耗干擾檢測(cè)等技術(shù)要點(diǎn)進(jìn)行了詳細(xì)介紹，在0.13μm CMOS工藝下完成芯片的設(shè)計(jì)并實(shí)現(xiàn)流片，經(jīng)測(cè)試，該芯片可實(shí)現(xiàn)多系統(tǒng)兼容的抗干擾功能，有效解決小型衛(wèi)星導(dǎo)航終端抗窄帶干擾的問題，并具備低功耗、體積小的特點(diǎn)。本文所實(shí)現(xiàn)芯片具有完全自主的知識(shí)產(chǎn)權(quán)，已在一些衛(wèi)星導(dǎo)航終端產(chǎn)品上得到了實(shí)際的工程應(yīng)用，獲得了客戶的認(rèn)可，在衛(wèi)星導(dǎo)航系統(tǒng)中替代了原有進(jìn)口產(chǎn)品。

[1] 王李軍.GPS接收機(jī)抗干擾若干關(guān)鍵技術(shù)研究[D].南京理工大學(xué)，2006.

[2] E D Kaplan，C J Hegarty.GPS原理與應(yīng)用(第二版)[M].寇艷江，譯.北京：電子工業(yè)出版社，2008：181-183.

[3] Shang Yong，Wu Shunjun，Xiang Haige.Anti-interference LMS algorithm[J].China Science，2002，32(4)：523-529.

[4] V I Kostylev.Energy detection of a signal with random amplitude[J].Proc.IEEE ICC，Jun.2002，1606-1610.

A Multi-constellations Compatibly Anti-narrowband-jamming ASIC Design on Satellite Navigation

ZHANG Fan，ZHANG Qi，HU Xiao，CAO Wei-ding，SHU Yu

(Xi′an Navigation Technology Research Institute，Xi′an 710068，China)

In view of the characteristics of its own，the power of satellite navigation signal is very weak when it reaches the ground after long distance travel.It is vulnerable to be interfered by the same-frequency narrowband signal.The paper shows a design scheme which can satisfy a kind of multi-constellations such as Beidou，GPS，compatibly anti-narrowband-jamming ASIC.It also shows a scheme which integrates A/D conversion，anti-interference processing into a signal chip.It is feasible to directly replace the original A/D chip of terminals and realize the function of anti-jamming.The paper shows an algorithm that can adapt to the different systems of satellite navigation.At the same time，a kind of accurate，low power jamming detection strategy is put forward.It can start anti-jamming processing in due course and hold the lowest power consumption when the chip is at work.Thus，it can meet the needs of the small，low power consumption satellite terminals such as the handheld devices，on-board equipment and so on.After the test，the chip can realize the anti-jamming，which indicates JSR(jamming to signal ratio)above 60dB，at B1，B3 frequency points of Beidou and L1 frequency point of GPS，and realize anti-narrowband-jamming，which indicates JSR above 55dB，at S frequency point of Beidou.The largest power consumption is less than 260mW，when the chip can make dual work at the same time.

Anti-narrowband jamming；Chip；Multi-constellations

2015 - 04 - 13；

2015 - 07 - 05。

張帆(1985 - )，男，碩士，主要從事集成電路設(shè)計(jì)方面的研究。

TN91

A

2095-8110(2015)06-0043-05