蘇福順，吳瓊之，孫 林，劉 楷

（北京理工大學(xué) 信息與電子學(xué)院，北京 100081）

微波遙感輻射計(jì)是通過(guò)非接觸的方式對(duì)地物的微波特性進(jìn)行測(cè)量和分析，從而得到目標(biāo)的特性參數(shù)的方法[1]。傳統(tǒng)真實(shí)孔徑微波輻射計(jì)由于其遙感機(jī)制的固有特點(diǎn)，空間分辨率受到天線(xiàn)物理孔徑以及波束駐留時(shí)間的限制，使得星載系統(tǒng)的地面分辨力一般只在幾十到百公里的數(shù)量級(jí)。

綜合孔徑技術(shù)是提高星載被動(dòng)微波遙感器空間分辨力的一個(gè)有效途徑。其工作原理是通過(guò)一些小孔徑天線(xiàn)單元在不同空間位置上進(jìn)行相互干涉測(cè)量，然后對(duì)干涉測(cè)量的結(jié)果進(jìn)行傅里葉變換，得到實(shí)際物體的輻射亮溫。由于天線(xiàn)孔徑大，重量減輕，便于折疊，因此可以實(shí)現(xiàn)較高的空間分辨率[2]。

綜合孔徑微波輻射計(jì)的核心部件是復(fù)相關(guān)器[3]。系統(tǒng)對(duì)圖像最高空間分辨力的要求越高，復(fù)相關(guān)通道數(shù)也越多。盡管經(jīng)過(guò)稀疏的天線(xiàn)陣列單元數(shù)不是很多，但是其交叉相關(guān)的數(shù)量將很大。比如對(duì)一個(gè)高分辨力的兩維系統(tǒng)，其相關(guān)器的數(shù)量可達(dá)上萬(wàn)個(gè)。在數(shù)字系統(tǒng)中，常常使用FPGA實(shí)現(xiàn)多通道數(shù)字相關(guān)器。當(dāng)系統(tǒng)復(fù)相關(guān)通道數(shù)很多時(shí)，傳統(tǒng)的數(shù)字相關(guān)運(yùn)算方法會(huì)消耗掉大量的FPGA邏輯資源，對(duì)系統(tǒng)實(shí)現(xiàn)帶來(lái)很大困難[4]。

為了克服已有技術(shù)的缺陷，解決傳統(tǒng)多通道數(shù)字相關(guān)器資源消耗量過(guò)大的問(wèn)題，提出了一種二級(jí)數(shù)字相關(guān)運(yùn)算方法。

1 二級(jí)相關(guān)算法的設(shè)計(jì)與實(shí)現(xiàn)

1.1 系統(tǒng)框圖

微波遙感輻射計(jì)二級(jí)數(shù)字相關(guān)器由門(mén)時(shí)鐘生成單元、延遲分發(fā)單元、二級(jí)相關(guān)單元和數(shù)據(jù)匯聚單元組成，系統(tǒng)框圖如圖1所示。

圖1 二級(jí)相關(guān)算法原理框圖Fig.1 Structure diagram of bi-stage correlation

門(mén)時(shí)鐘生成單元為系統(tǒng)工作提供時(shí)鐘；延遲分發(fā)單元根據(jù)系統(tǒng)需要完成相關(guān)通道信號(hào)的延遲、分發(fā)、補(bǔ)零等操作；二級(jí)相關(guān)單元通過(guò)二級(jí)相關(guān)算法完成相關(guān)處理；數(shù)據(jù)匯聚單元將并行輸出的相關(guān)結(jié)果轉(zhuǎn)換成串行數(shù)據(jù)流輸出，進(jìn)行傳輸、存儲(chǔ)或分析處理。

1.2 門(mén)時(shí)鐘生成單元

如圖2所示，輻射計(jì)開(kāi)始工作后，射頻信號(hào)的采集結(jié)果DIn在低頻時(shí)鐘Wr_clk控制下寫(xiě)入滿(mǎn)標(biāo)志滯回的FIFO，當(dāng)FIFO中數(shù)據(jù)多于深度的2/3時(shí)，該FIFO滿(mǎn)標(biāo)志Prog_Full信號(hào)被拉高，而當(dāng)FIFO中數(shù)據(jù)少于深度的1/3時(shí)則被拉低。利用此滿(mǎn)標(biāo)志信號(hào)作為使能端去控制4倍于輸入信號(hào)時(shí)鐘頻率的高頻時(shí)鐘Rd_clk的通斷，該斷續(xù)時(shí)鐘輸入全局時(shí)鐘網(wǎng)作為FIFO的讀時(shí)鐘及后級(jí)相關(guān)單元的處理時(shí)鐘Gated_Clock。通過(guò)此法，門(mén)時(shí)鐘生成模塊輸出斷續(xù)的門(mén)時(shí)鐘和信號(hào)，且信號(hào)在門(mén)時(shí)鐘域下保持連續(xù)，如此便能實(shí)現(xiàn)后級(jí)邏輯的流型處理，降低控制邏輯的復(fù)雜度，減少資源消耗[5]。

圖2 門(mén)時(shí)鐘生成單元Fig.2 Gated-clock producer

1.3 前級(jí)相關(guān)處理單元

數(shù)字相關(guān)公式

數(shù)據(jù)經(jīng)過(guò)延遲分發(fā)后，根據(jù)復(fù)相關(guān)運(yùn)算順序?qū)⒂瓿上嚓P(guān)處理的兩通道信號(hào)的實(shí)部和虛部按照 I1I2，I1Q2，Q1I2，Q1Q1的順序依次送入前級(jí)相關(guān)處理單元。多個(gè)前級(jí)相關(guān)處理單元并為一組，復(fù)用一個(gè)后級(jí)相關(guān)單元。為了解決前級(jí)相關(guān)處理單元并行數(shù)據(jù)串行進(jìn)入后級(jí)相關(guān)單元的時(shí)序問(wèn)題，同組內(nèi)的前級(jí)相關(guān)單元分時(shí)啟動(dòng)。為保證各個(gè)相關(guān)通道的處理窗口起始時(shí)刻一致，需要在相關(guān)時(shí)刻開(kāi)始前補(bǔ)零（由延遲分發(fā)單元完成），補(bǔ)零數(shù)與一組內(nèi)前級(jí)相關(guān)器數(shù)量相等。前級(jí)相關(guān)單元利用門(mén)時(shí)鐘生成單元產(chǎn)生的4倍頻的快時(shí)鐘Gated_Clock，將前級(jí)相關(guān)結(jié)果按照 I1I2，I1Q2，Q1I2，Q1Q2 的順序存放在FPGA的分布式RAM中，根據(jù)當(dāng)前信號(hào)輸入，依次從RAM中取出相關(guān)結(jié)果，通過(guò)復(fù)用一個(gè)乘加器實(shí)現(xiàn)復(fù)相關(guān)運(yùn)算。同組前級(jí)相關(guān)器共享控制邏輯，乘加器使用FPGA中的寄存器、查找表、分布式RAM等邏輯資源實(shí)現(xiàn)，點(diǎn)數(shù)固定且累加周期短以降低邏輯資源消耗，其結(jié)構(gòu)框圖如圖3所示，工作時(shí)序圖如圖4前級(jí)相關(guān)單元時(shí)序圖所示[6]。

圖3 前級(jí)相關(guān)單元原理框圖Fig.3 Structure diagram of first stage correlation

1.4 后級(jí)相關(guān)單元

圖4 前級(jí)相關(guān)單元時(shí)序圖Fig.4 Sequence chat of first stage correlation

后級(jí)相關(guān)單元依前級(jí)相關(guān)通道順序?qū)?duì)應(yīng)通道的相關(guān)結(jié)果存儲(chǔ)在BlockRAM中，待組內(nèi)各個(gè)前級(jí)相關(guān)單元完成固定短點(diǎn)數(shù)累加時(shí)，從BlockRAM中讀出對(duì)應(yīng)通道的相關(guān)值，使用DSP48資源構(gòu)建的長(zhǎng)點(diǎn)數(shù)累加器完成第二級(jí)相關(guān)，并將累加結(jié)果回寫(xiě)到對(duì)應(yīng)的BlockRAM地址中；DSP48包含硬件乘法累加器，不消耗基本邏輯資源。完成系統(tǒng)要求時(shí)長(zhǎng)的相關(guān)處理后，二級(jí)相關(guān)單元將BlockRAM中相關(guān)結(jié)果數(shù)據(jù)依次輸出并清零，開(kāi)始新一輪相關(guān)處理，并以此方式循環(huán)；后級(jí)相關(guān)單元的結(jié)構(gòu)框圖如圖5所示，處理流程圖如圖6所示[7]。

2 二級(jí)相關(guān)算法在某16通道數(shù)字復(fù)相關(guān)器中的應(yīng)用

2.1 16路數(shù)字復(fù)相關(guān)器系統(tǒng)概述

該16路數(shù)字復(fù)相關(guān)器將用于某星載微波遙感輻射計(jì)的數(shù)字相關(guān)處理。其系統(tǒng)參數(shù)如下：

輸入信號(hào)通道數(shù)：16路IQ信號(hào)

輸入信號(hào)量化階數(shù)：3階

輸入信號(hào)采樣率：50 MHz

最大相關(guān)時(shí)間：200 ms

延遲點(diǎn)數(shù)：前后10點(diǎn)

2.2 傳統(tǒng)數(shù)字相關(guān)器資源消耗分析

根據(jù)系統(tǒng)參數(shù)可計(jì)算得最大相關(guān)點(diǎn)數(shù)為107點(diǎn)。log2(1e7)=23.2535，為保證相關(guān)結(jié)果不發(fā)生溢出，則需要25 bit寄存器來(lái)存儲(chǔ)相關(guān)結(jié)果。

使用傳統(tǒng)簡(jiǎn)單復(fù)乘累加實(shí)現(xiàn)數(shù)字相關(guān)器。

若需要將相關(guān)結(jié)果中II，IQ，IQ，QQ的復(fù)乘累加結(jié)果輸出，總共寄存器消耗數(shù)為（C*21+16*21）*25*4=285 600 bit寄存器。

2.3 二級(jí)相關(guān)算法資源消耗分析

設(shè)R1表示一級(jí)相關(guān)單元資源消耗，R2表示二級(jí)相關(guān)單元控制邏輯資源消耗，R3表示輻射計(jì)相關(guān)器控制邏輯資源消耗。

另設(shè)輸入信號(hào)通道數(shù)為m，延遲點(diǎn)數(shù)為n，二級(jí)相關(guān)單元中一級(jí)相關(guān)單元數(shù)為g。

二級(jí)相關(guān)器資源消耗量為：

多通道數(shù)字相關(guān)器資源消耗量為：

利用二級(jí)相關(guān)算法設(shè)計(jì)該16路數(shù)字相關(guān)器，可得系統(tǒng)參數(shù)和資源消耗如表1所示。

表1 二級(jí)相關(guān)算法參數(shù)和資源消耗情況Tab.1 Parameter and resourceconsumption of bi-stagecorrelation

由ceil((Cn2*(2m+1)+n*(2m+1))/g)*(g*R1+R2)+R3可計(jì)算得總寄存器消耗數(shù)為438411bit寄存器。

實(shí)際綜合布局布線(xiàn)后真實(shí)寄存器消耗數(shù)為428 634 bit（布線(xiàn)器優(yōu)化部分寄存器導(dǎo)致比理論計(jì)算結(jié)果?。?。

3 結(jié)束語(yǔ)

由上述分析可見(jiàn)，通過(guò)二級(jí)相關(guān)算法能大大降低多相關(guān)通道數(shù)字相關(guān)器的資源消耗，能顯著提高數(shù)字相關(guān)器所容納的相關(guān)通道數(shù)，解決了微波遙感輻射計(jì)中多通道數(shù)字相關(guān)器資源消耗量巨大的問(wèn)題，同時(shí)優(yōu)化了布局布線(xiàn)性能，改善FPGA時(shí)序，可以提高系統(tǒng)性能并降低成本。

[1]張毅,蔣興偉,林明森,等.星載微波散射計(jì)的研究現(xiàn)狀及發(fā)展趨勢(shì)[J].遙感信息,2009(6):87-94.ZHANG Yi,JIANG Xing-wei,LIN Ming-sen,et al.The present research status and development trend of spacebonre microwave scatterometer[J].Remote Sensing Information,2009(6):87-94.

[2]陸浩,王振占.合成孔徑輻射計(jì)24通道數(shù)字相關(guān)器設(shè)計(jì)[J].遙感技術(shù)與應(yīng)用,2011,26(3):283-286.LU Hao,WANG Zhen-zhan.Design of twenty-four channels digital correlation in synthetic aperture radiometer[J].Remote Sensing Technology and Application,2011,26(3):283-286.

[3]Kogan L.Corrections functions for digital correlators with two and four quantization levels[J].Radio Science,1998(5):1289-1296.

[4]陸浩,王振占,劉憬怡,等.全極化微波輻射計(jì)系統(tǒng)中高速數(shù)字相關(guān)器設(shè)計(jì)[J].電子學(xué)報(bào),2011,39(12):2831-2835.LU Hao,WANG Zhen-zhan,LIU Jing-yi,et al.Design of highspeed digital correlator in fully polarimetric microwave radiometer[J].Acta Electronica Sinica,2011,3(12):2831-2835.

[5]楊青山,蔡敏.基于多時(shí)鐘域的異步FIFO設(shè)計(jì)[J].中國(guó)集成電路,2007,16(9):36-39,62.YANG Qing-shan,CAI Min.Asynchronous FIFO design based on multi-clock domain[J].China Integrated Circuit,2007,16(9):36-39,62.

[6]劉紅.用VHDL設(shè)計(jì)高速數(shù)字相關(guān)器[J].通信技術(shù),2003(7):45-46.LIU Hong.Designing high speed digital correlator using VHDL[J].Communications Technology,2003(7):45-46.

[7]田華.多級(jí)存儲(chǔ)體系的實(shí)現(xiàn)目標(biāo)[J].銅仁師范高等專(zhuān)科學(xué)校學(xué)報(bào),2003,5(1):73-74.TIAN Hua.To realize the objective by multistage system of memories[J].Journal of Tongren Teachers College,2003,5(1):73-74.