陳 濤 趙啟祥 施世坤 張亞鋒(勝宏科技(惠州)股份有限公司,廣東 惠州 516211)
杜絕插頭板工藝導線殘留的設(shè)計改善
陳 濤 趙啟祥 施世坤 張亞鋒
(勝宏科技(惠州)股份有限公司,廣東 惠州 516211)
簡述插頭板傳統(tǒng)工藝導線設(shè)計工藝的弊端,提出了新的設(shè)計理念,避開傳統(tǒng)觀念的插頭前端添加工藝導線,而是采用板內(nèi)尋找網(wǎng)絡連接點,建立新的制作流程,實現(xiàn)插頭鍍金的這一最新理念,從根源上解決了插頭工藝導線設(shè)計的難題。
內(nèi)拉工藝導線;網(wǎng)絡連接點;蝕刻方式;鍍金工藝導線
隨著印制電路板行業(yè)的快速發(fā)展,客戶對產(chǎn)品的要求越來越高密度、高性能、高頻率化,特別是針對多層板、HDI板,插頭板也不例外。特別是針對于HDI系列的插頭板品質(zhì)要求也是越來越特殊。既不允許有工藝導線的存在,又要管控好嚴格的公差。普通插頭、長短插頭、如何鍍金,而又不能殘留工藝導線、斜邊露銅,可以說是一個難題。傳統(tǒng)設(shè)計的前端拉線,已經(jīng)無法滿足所謂的長短插頭設(shè)計。只有從傳統(tǒng)的觀念中跳出來,才能適應市場。
現(xiàn)主要從設(shè)計的理念和工藝流程上進行改變,結(jié)合本公司的機器設(shè)備,從根本上解決插頭工藝導線殘留的問題,提升品質(zhì),節(jié)約成本、滿足客戶的需求。
1.1 普通插頭的工藝導線設(shè)計
(1)采用插頭前端和側(cè)位添加工藝導線的方式,實現(xiàn)印制插頭的鍍金過程。
(2)弊端。
①插頭前端距邊緣的高度,在斜邊高度的范圍內(nèi),必然出現(xiàn)斜邊后的插頭露銅;
②插頭前端距邊緣的高度,超出了斜邊高度的范圍,必然出現(xiàn)插頭前端工藝導線的殘留;
③短插頭的側(cè)位拉線,成型后必然出現(xiàn)側(cè)位露銅,上件后出現(xiàn)漏電,閃火。
1.2 長短插頭的工藝導線設(shè)計
(1) 同樣采用前端插頭添加工藝導線的方式(圖1),實現(xiàn)插頭的鍍金過程。
圖1 長短印制插頭均采用前度添加工藝導線的方式
(2) 弊端
①短印制插頭由于高度的問題,始終會出現(xiàn)工藝導線的殘留;
②長短插頭的斜邊規(guī)格不同于普通板的斜邊規(guī)格,其斜邊高度均會偏小,一般為0.3 mm±0.2 mm的規(guī)格,所以,對于斜邊機的精度和制程管控的要求甚高,很容易出現(xiàn)斜邊高度不夠,或者斜邊過度,出現(xiàn)披鋒、毛刺、甚至于微短;
③因長短印制插頭的高度差過大,短印制插頭的工藝導線殘留太長,在插槽的來回出入,很容易出現(xiàn)工藝導線的脫漏、搭橋引起設(shè)備故障,造成產(chǎn)品的投訴,甚至退出市場。
1.3 傳統(tǒng)工藝流程
發(fā)料——裁板——基板烘烤——內(nèi)層圖形——內(nèi)層蝕刻——內(nèi)層檢測——壓合——鉆孔——整板電鍍——外層圖形——圖形鍍銅/鍍錫——外層蝕刻——外層檢驗——噴砂——選化干膜(gold-c/s-1)——鍍金——去膜——選化干膜(二)(gold-c/s-2)——外層蝕刻(DES)——去膜——檢測——阻抗測試——防焊——阻抗測試(二)——文字印刷——成型——測試——FQC——表面處理(OSP)——包裝——成品倉
鑒于傳統(tǒng)印制插頭板工藝導線設(shè)計的弊端,提出新的PCS內(nèi)拉工藝導線理念,通過尋找合適的網(wǎng)絡點,從而實現(xiàn)插頭鍍金的設(shè)計。
2.1 插頭內(nèi)拉工藝導線的概念
插頭內(nèi)拉工藝導線,主要指的是放棄前端添加工藝導線的設(shè)計,通過插頭上端的線路或者添加線路,實現(xiàn)與板內(nèi)其他網(wǎng)絡的連接,建立統(tǒng)一的網(wǎng)絡關(guān)系。
2.2 網(wǎng)絡連接點原則
(1)孔PAD與銅皮間;
(2)貼片與貼片間;
(3)IC與銅皮間;
(4)BGA間;
(5)線路與線路(非阻抗線)。
因PCB本身布線的不同,其選擇連接的原則必須依次順序,優(yōu)先選擇(1)、(2)。具體以資料本身的設(shè)計為準。
2.3 鍍金圖形(gold-c/s-1)和蝕刻圖形(gold-c/s-2)的輔助設(shè)計
2.3.1 鍍金輔助圖形
指的是采用干膜(抗金干膜)將插頭位需要鍍金的區(qū)域裸露出來,其它非鍍金區(qū)域全部爆死,保護非鍍金區(qū)域不可鍍金。本文的代碼命名為:TOP 層gold-c-1, BOT層gold-s-1。
2.3.2 蝕刻輔助圖形照片
指的是采用干膜(抗金干膜),將輔助鍍金工藝導線區(qū)域裸露出來,保護其它板內(nèi)布線,不影響客人的布線及設(shè)計要求。本文的代碼命名為:TOP層gold-c-2,BOT 層gold-s-2。
2.4 工藝流程>
2.4.1 普通工藝
發(fā)料——裁板——基板烘烤——{內(nèi)層圖形—內(nèi)層蝕刻(一)——內(nèi)層檢測壓合——鉆孔}——整板電鍍——外層圖形(LDI)——內(nèi)層蝕刻(二)——外層檢驗——噴砂——選化干膜(gold-c/s-1)——鍍金——去膜——選化干膜(二)(gold-c/s-2 LDI)——外層蝕刻(DES)——去膜——檢測——阻抗測試——防焊——阻抗測試(二)——文字印刷——成型——測試——FQC——表面處理(OSP)——包裝——成品倉
2.4.2 電鍍回填工藝
發(fā)料——裁板——基板烘烤——內(nèi)層圖形—內(nèi)層蝕刻(一)——內(nèi)層檢測——壓合——鉆孔——整板電鍍——樹脂塞孔——塞孔研磨——減銅——沉銅+GAP電鍍——外層圖形(LDI)——內(nèi)層蝕刻(二)——外層檢驗——選化干膜(gold-c/s-1)——鍍金——去膜——選化干膜(二)(gold-c/s-2 LDI)——外層蝕刻(DES)——去膜——檢測——阻抗測試——防焊——阻抗測試(二)——文字印刷——成型——測試——FQC——表面處理(OSP)——包裝——成品倉
2.5 鍍金圖形的PCS內(nèi)的設(shè)計(gold-c/s-1)
插頭的阻焊開窗均是按通窗設(shè)計,避免插頭間因油墨存在,在多次的來回穿插中出現(xiàn)掉墨,微短現(xiàn)象。因此,鍍金圖形的設(shè)計也是依通窗設(shè)計為準,最好依客戶阻焊通窗開窗的設(shè)計為準,為了確保鍍金圖形的公差以及插頭的長度公差,其鍍金圖形必須在與金插頭上端平齊的條件下,上提0.1 mm,確保插頭鍍金的完整性。其鍍金圖形的開窗上端距板內(nèi)銅皮及線路至少保留0.1 mm的距離,以免因圖形照片的偏差導致板內(nèi)非鍍金區(qū)域出現(xiàn)部分鍍金,影響品質(zhì)。如圖2示。
圖2
2.6 具體分析網(wǎng)絡連接個原則點的設(shè)計
2.6.1 孔PAD與銅皮間的設(shè)計
(1)工藝導線設(shè)計。尋找印制插頭上端對應線路的網(wǎng)絡關(guān)系,確定其過孔位置后,將過孔與周片的銅皮,按最小0.15 mm的工藝導線相連接,使其插頭與銅皮間成為同一個網(wǎng)絡關(guān)系。為了避免過孔破孔,其過孔的環(huán)必須大于0.125 mm,孔PAD與銅皮間的間距至少在0.125 mm以上,如圖3示。
圖3
(2)蝕刻圖形的設(shè)計(gold-c/s-2)。蝕刻圖形照片的設(shè)計原則依圓弧為準,確保蝕刻后連接點間的圓滑,避免蝕刻后成品出現(xiàn)凹凸不齊的狀態(tài)。
2.6.2 貼片與貼片間的設(shè)計
(1)工藝導線設(shè)計。通過PTH孔的網(wǎng)絡關(guān)系,尋找同組貼片,建立連接點,形成網(wǎng)絡關(guān)系,實現(xiàn)插頭的鍍金。其貼片間的工藝導線連接,必須依貼片的同等大小相連,不可出現(xiàn)線性的連接。例如:同組貼片的大小為:0.46 mm×0.46 mm,貼片的間距為0.15 mm。連線的設(shè)計如圖4示。
圖4
此種工藝導線方式的設(shè)計,便于控制貼片的大小完整以及目視外觀效果完整性的。工作稿貼片間的間距最小為0.75 mm,但因反蝕刻差數(shù)的影響。為了確保貼片的大小,可將貼片為連接點部分的另一端拉長0.025 mm ~ 0.05 mm。
(2)蝕刻圖形的設(shè)計(gold-c/s-2)。設(shè)計原則依直線為準。確保貼片蝕刻后的完整平滑。貼片間的間距最小0.1 mm,蝕刻線距離周邊線路及貼片的安全距離0.1 mm,最小0.075 mm,距離不足可移動周邊的線路(非阻抗線),或者適當削PAD(0.025 mm ~0.05 mm),具體如圖5示。
圖5
2.6.3 IC與銅皮間的設(shè)計
(1)工藝導線設(shè)計。建立IC與銅皮間的網(wǎng)路關(guān)系,工藝導線的大小不可大于1/2 IC的大小,原則依0.15 mm設(shè)計,IC與銅皮的間距最小0.125 mm。
(2)蝕刻圖形的設(shè)計(gold-c/s-2)。蝕刻圖形的設(shè)計原則依圓弧為準,確保蝕刻后連接點間的圓滑。如圖6。
圖6
2.6.4 BGA間的設(shè)計
(1)工藝導線設(shè)計。建立BGA間網(wǎng)絡關(guān)系,工藝導線的大小不可小于1/2 BGA的大小,原則依0.125 mm設(shè)計,如圖7。
圖7
(2)蝕刻圖形的設(shè)計(gold-c/s-2)。蝕刻圖形的設(shè)計原則依圓弧為準,確保蝕刻后連接點間的圓滑。如圖8示。
圖8
2.6.5 線路與線路間的設(shè)計
(1)工藝導線設(shè)計。此設(shè)計主要針對于獨立插頭,在無法實現(xiàn)以上幾種方案的情況下的設(shè)計。工藝導線大小原則6 mil,如圖9示 。
圖9
(2)蝕刻圖形的設(shè)計(gold-c/s-2)。確保插頭上上端的完整,如圖10示。
圖10
2.7 鍍金工藝導線的設(shè)計
2.7.1 插頭工藝導線的板內(nèi)設(shè)計
鍍金工藝導線也需板內(nèi)設(shè)計,不可按依常規(guī)的從插頭兩側(cè)或者內(nèi)層拉工藝導線,以免成型后露銅,上件板出現(xiàn)漏電、閃光。設(shè)計原則:選擇接近外形邊緣的銅皮,必須是與插頭建立網(wǎng)絡關(guān)系的銅皮,(不可選擇線路、貼片、IC)。工藝導線的大小標準0.3 mm ~ 0.5 mm。
鍍金工藝導線的外形外拉,原則是選擇銑槽位,V-CUT位置,便于反蝕刻,滿足客人的需要。如圖11所示。
圖11
2.8 工藝導線蝕刻的設(shè)計
2.8.1 工藝導線蝕刻
工藝導線蝕刻通過建立gold-c/s-2輔助圖形照片,曝光、顯影、蝕刻從而將工藝導線蝕刻掉,設(shè)計原則如下:
(1)PCS內(nèi)工藝導線的蝕刻上面已針對不同類型的設(shè)計都有描述;
(2)鍍金工藝導線的外拉以及拼版內(nèi)工藝導線的蝕刻,原理一致,只是將本身不需要的輔助設(shè)計去除掉,大小無特別要求,只是其蝕刻線距離周邊的安全距離不能小于0.1 mm,避免底片的漲縮偏差。
2.9 輔助圖形板邊的設(shè)計
2.9.1 鍍金圖形板邊的設(shè)計(gold-c/s-1)
采用正片照相底片,板邊開導電窗,導電窗開與印制插頭水平的方向,長度大于1/2板邊的長度,居中即可,上下板邊做出線路自動CCD對位圈,照片對應料號名。假印制插頭的鍍金開窗只需開出對應導電窗邊緣的高電流區(qū)即可。無需全部做出,浪費金。
鍍金開窗對應的板邊即為高電流區(qū)域,所以對應的假插頭需開窗鍍金,分擔電流,其它假印制插頭均不需開窗鍍金。
2.9.2 蝕刻圖形板邊的設(shè)計(gold-c/s-2)
(1)采用負片作業(yè),處理板內(nèi)工藝導線及板邊拉升的輔助工藝導線需要蝕刻外,其余部分全部覆蓋,不可露出線路。板邊做出定位孔環(huán)、長邊防焊CCD對位PAD(與防焊CCD一致,采用正片格式)、線路CCD對位PAD(負性格式)、料號名即可。
(2)長邊防焊CCD對位PAD主要是用于LDI作業(yè)時,對位抓點。
(3)線路CCD對位PAD(負性格式)由于干膜曝光作業(yè)的自動對位。
以上只是對發(fā)料銅厚度為12 μm及18 μm/18 μm板內(nèi)工藝導線設(shè)計的法案,針對于發(fā)料34.3 μm/34.3 μm及68.6 μm/68.6 μm的設(shè)計,其工藝導線板內(nèi)選擇連接點的原則均是相同的,只是34.3 μm與68.6 μm因各公司的蝕刻能力不同,所以線寬線距的最小標準不同,其內(nèi)工藝導線設(shè)計的線寬和安全距離與其蝕刻能匹配即可以。其輔助圖形以及板邊所添加的SMBER 均是一樣的。以下圖12為我公司的補償標準,可做參考。
備注:
(1)板內(nèi)連接點的選擇必須遵循的原則, 孔PAD與銅皮;貼片與貼片間;IC與銅皮;BGA間;線路與線路(非阻抗線)。則有選擇、此兩中連接方式;
(2)對于客戶要求電鍍回填之料號,必須采用LDI 酸性蝕刻方式,在整板電鍍工序,管控孔銅要求;
(3)如果采用BGA間的網(wǎng)絡連接點方式,因考慮對位偏差的因素,針對于第一次干膜線路(圖形轉(zhuǎn)移)以及蝕刻輔助干膜(gold-c/s-2),必須采用LDI作業(yè),確保品質(zhì);
(4)回填電鍍的要求,建議采用LDI作業(yè)的方式,酸性蝕刻方式,確保品質(zhì)及控制成本,不建議使用干膜CCD作業(yè)的方式。
圖12
3.1 印制插頭的成品效果(圖13)
圖13
3.2 此設(shè)計的優(yōu)點
(1)徹底杜絕了插頭前端工藝導線的存在;
(2)解決了因前端設(shè)計工藝導線存在的披鋒、翹皮、微短等品質(zhì)問題;
(3)避免了因側(cè)位添加工藝導線出現(xiàn)的漏電、閃火現(xiàn)象;
(4)減小因品質(zhì)造成的補料、報廢、人力、水電的成本。
印制插頭板內(nèi)拉工藝導線的新理念以及工藝流程的改進,在很大程度上改變的傳統(tǒng)印制插頭的工藝導線作法,提升了印制插頭板的品質(zhì)。
陳濤,行業(yè)高級工程師,專注于高精密度線路板的研發(fā)、生產(chǎn)與銷售,運用科學運營管理模式帶領(lǐng)公司不斷發(fā)展壯大。
Improving design to avoid lead residue of gold finger
CHEN Tao ZHAO Qi-xiang SHI Shi-kun ZHANG Ya-feng
This paper mainly introduces the traditional weakness of finger plate leading design technology and raises a new design concept concerning a variety of problems to avoid adding wire at the front end of the finger by looking for network connection point to establish new process to fulfill the latest idea of gold plating of finger so as to solve the problem from the root by putting an end.
Pull Wire; Network Connection Point; Etching Method; Gold Plated Lead
TN41
A
1009-0096(2015)05-0031-06