祁小鳳，肖迎春，李閔行，陳以方，孫 霓

（1.中國(guó)飛機(jī)強(qiáng)度研究所，西安 710065；2.清華大學(xué)機(jī)械工程系，北京 100084）

作為五大常規(guī)無(wú)損檢測(cè)方法之一的超聲波無(wú)損檢測(cè)因具有靈敏度高、穿透性強(qiáng)、對(duì)人體無(wú)害等優(yōu)點(diǎn)，在航空航天、石油化工等領(lǐng)域得到了廣泛的應(yīng)用［1］。常規(guī)超聲波檢測(cè)技術(shù)一般采用單探頭來(lái)實(shí)現(xiàn)，在檢測(cè)應(yīng)用中顯露出很多不足之處，如檢測(cè)次數(shù)多、檢測(cè)效率低及分辨率較低等缺點(diǎn)［2－3］。

超聲相控陣技術(shù)是近年來(lái)發(fā)展起來(lái)的一種新型超聲無(wú)損檢測(cè)技術(shù)，具有快速、可靠、便捷等優(yōu)點(diǎn)［4－6］。在超聲相控陣檢測(cè)系統(tǒng)中，相控陣發(fā)射電路是至關(guān)重要的一個(gè)環(huán)節(jié)［7］。因?yàn)椴ㄊ刂频母黜?xiàng)關(guān)鍵技術(shù)都在其中實(shí)現(xiàn)，它可以產(chǎn)生具有各種頻率、幅度、相位延時(shí)的激勵(lì)信號(hào)，使各單元進(jìn)行超聲相控陣發(fā)射，從而在一定的空間范圍內(nèi)疊加形成各種相控效果［8］。

目前，相控陣發(fā)射電路的設(shè)計(jì)普遍采用如下方法［9］：可編程器件產(chǎn)生數(shù)字化波形數(shù)據(jù)，經(jīng)過(guò)數(shù)模轉(zhuǎn)換器D／A 轉(zhuǎn)換成模擬波形，再采用模擬延遲線（諸如LC網(wǎng)絡(luò)）實(shí)現(xiàn)相位延遲，然后模擬波形經(jīng)可變?cè)鲆娣糯笃鬟M(jìn)行放大，最后再經(jīng)過(guò)功放模塊進(jìn)行幅值、功率放大后產(chǎn)生超聲相控陣的激勵(lì)延時(shí)脈沖。此方法實(shí)現(xiàn)過(guò)程比較復(fù)雜、延時(shí)精度相對(duì)較低、電路比較龐大，而且很容易受噪聲干擾。

此外，目前超聲相控陣的通道一般為8通道、16通道、32通道或者64通道，而128通道的超聲相控陣檢測(cè)系統(tǒng)相對(duì)來(lái)講比較少。因此，有必要針對(duì)128通道相控陣系統(tǒng)研制出一種構(gòu)造簡(jiǎn)單、成本低、使用可靠、延時(shí)精度高、缺陷分辨率高的激勵(lì)延時(shí)脈沖的產(chǎn)生方法。

1 超聲相控陣發(fā)射的基本原理

在超聲相控陣檢測(cè)系統(tǒng)中，針對(duì)超聲相控陣探頭中的各壓電晶片陣元施加具有不同延時(shí)的激勵(lì)脈沖，可使各陣元發(fā)出的聲波在空間某處疊加合成，形成設(shè)計(jì)者所需的聲束聚焦，如圖1（a）所示，或者聲束偏轉(zhuǎn)，如圖1（b）所示，這種技術(shù)就是所謂的相控陣發(fā)射技術(shù)［10－11］。

圖1 超聲相控陣發(fā)射的動(dòng)態(tài)光彈照片

如圖2（a）所示，當(dāng)各陣元的激勵(lì)脈沖組成形如雙曲線的包絡(luò)（兩端陣元先激勵(lì)，逐漸向中間陣元加大延遲）時(shí)，各陣元發(fā)出的超聲波在傳播過(guò)程中合成的波陣面將會(huì)指向一個(gè)曲率中心，意味著各陣元發(fā)出的聲波將會(huì)同時(shí)到達(dá)此曲率中心，該現(xiàn)象即為聲束聚焦。

而對(duì)于聲束偏轉(zhuǎn)來(lái)講，各陣元的激勵(lì)脈沖會(huì)組成形如斜直線的包絡(luò)（即各相鄰陣元的激勵(lì)脈沖延時(shí)值相等），如圖2（b）所示，此時(shí)各陣元發(fā)出的超聲波在傳播過(guò)程中合成的波陣面將會(huì)是一個(gè)與晶片陣列面有一定夾角的平面。

圖2 相控陣發(fā)射技術(shù)的示意

2 相控陣發(fā)射電路系統(tǒng)的設(shè)計(jì)方案

如圖3虛線框內(nèi)所示，128通道相控陣發(fā)射電路系統(tǒng)由發(fā)射時(shí)序控制模塊及2個(gè)64通道的發(fā)射電路模塊組成，而64通道發(fā)射電路模塊又包含發(fā)射時(shí)序驅(qū)動(dòng)模塊和高壓脈沖發(fā)射模塊兩部分。

圖3 相控陣發(fā)射電路系統(tǒng)的整體框架結(jié)構(gòu)

（1）發(fā)射時(shí)序控制模塊的作用是：通過(guò)對(duì)發(fā)射模塊進(jìn)行編程，產(chǎn)生最大128個(gè)用于控制時(shí)序的邏輯信號(hào)，該邏輯信號(hào)包含了晶片陣元激勵(lì)脈沖的延時(shí)及頻率信息。時(shí)序控制信號(hào)為低壓數(shù)字信號(hào)，而陣元激勵(lì)脈沖為高壓模擬信號(hào)，但是相應(yīng)通道的兩種信號(hào)具有相同的延時(shí)及頻率值。

（2）發(fā)射時(shí)序驅(qū)動(dòng)模塊是對(duì)發(fā)射時(shí)序控制模塊輸出的128個(gè)邏輯信號(hào)進(jìn)行驅(qū)動(dòng)，具體指的是將一個(gè)邏輯信號(hào)變?yōu)閮蓚€(gè)邏輯信號(hào)，其中一個(gè)與原邏輯信號(hào)相同（稱為正邏輯），另一個(gè)與其相位完全相反（稱為負(fù)邏輯）。這樣可以滿足高壓脈沖發(fā)射模塊的正負(fù)邏輯輸入要求。

（3）根據(jù)發(fā)射時(shí)序驅(qū)動(dòng)模塊輸出的一對(duì)相位相反的邏輯信號(hào)，高壓發(fā)射模塊可產(chǎn)生具有某種幅值及極性的高壓激勵(lì)脈沖（具體幅值、極性由接入高壓模塊的正負(fù)邏輯信號(hào)及電源Vpp、Vnn決定），此高壓脈沖的相位信息及頻率信息與輸入的邏輯信號(hào)的相應(yīng)特征參量相同。

以上介紹的相控陣發(fā)射電路系統(tǒng)的工作原理可采用如圖4（a）、（b）所示的時(shí)序圖來(lái)形象地表述。時(shí)序圖以單個(gè)發(fā)射通道為例。當(dāng)時(shí)序驅(qū)動(dòng)模塊輸出的正、負(fù)邏輯信號(hào)分別對(duì)應(yīng)地輸入到高壓模塊的正負(fù)端時(shí)，會(huì)產(chǎn)生如圖4（a）所示的正極性激勵(lì)脈沖；當(dāng)時(shí)序驅(qū)動(dòng)模塊的正邏輯輸出接入高壓模塊的負(fù)邏輯端，而負(fù)邏輯輸出接入高壓模塊的正邏輯端時(shí)，高壓模塊便會(huì)產(chǎn)生如圖4（b）所示的負(fù)極性激勵(lì)脈沖。

圖4 相控陣發(fā)射電路系統(tǒng)的示意時(shí)序

3 相控發(fā)射電路系統(tǒng)的具體實(shí)現(xiàn)

3.1 時(shí)序控制模塊的設(shè)計(jì)

時(shí)序控制模塊既包含邏輯控制，也包含時(shí)序控制，一般選用FPGA（現(xiàn)場(chǎng)可編程邏輯門陣列）或者CPLD（復(fù)雜可編程邏輯器件）來(lái)實(shí)現(xiàn)?？紤]到CPLD 內(nèi)部采用連續(xù)式布線結(jié)構(gòu)，相對(duì)于FPGA 來(lái)講，其延遲均勻且具有可測(cè)性，因而更容易實(shí)現(xiàn)較高的相位精度。此外，下載到CPLD 內(nèi)部的程序具有非易失性，斷電之后重新上電無(wú)需再次進(jìn)行配置，這樣使用比較方便，所以設(shè)計(jì)采用CPLD 來(lái)實(shí)現(xiàn)時(shí)序控制模塊的功能。

設(shè)計(jì)中，發(fā)射時(shí)序控制模塊采用Altera 公司MAXⅡ系列的CPLD 芯片EPM2210F256來(lái)實(shí)現(xiàn)。該芯片具有非揮發(fā)性的8kbit存儲(chǔ)器，2210個(gè)LE（邏輯單元）及256個(gè)引腳。其中，最大用戶I／O 管腳為204個(gè)，分布于4個(gè)BANK 中。每個(gè)Bank都可以有不同的接口電平標(biāo)準(zhǔn)，每個(gè)Bank都有其專用的VCCIO 管腳，它加載的電壓數(shù)值決定了該Bank所支持的電壓標(biāo)準(zhǔn)。單一器件上可以支持1.5，1.8，2.5，3.3V 這些接口電平標(biāo)準(zhǔn)。

EPM2210時(shí)序控制功能的設(shè)計(jì)是在Altera公司的可編程器件開發(fā)平臺(tái)QUARTUS Ⅱ軟件上完成的。在開發(fā)平臺(tái)上，采用硬件描述語(yǔ)言設(shè)計(jì)出如圖5 所示的時(shí)序控制功能模塊，然后下載到EPM2210中，可令其產(chǎn)生128個(gè)延時(shí)，脈寬可由用戶任意指定時(shí)序控制信號(hào)。

圖5 時(shí)序控制模塊的I／O 管腳

圖6為時(shí)序控制模塊在QUARTUS Ⅱ軟件中的仿真結(jié)果?？梢钥闯觯撃K根據(jù)指定的延時(shí)、脈寬信息，在同步觸發(fā)信號(hào)有效后成功產(chǎn)生了一組所需的時(shí)序控制信號(hào)。系統(tǒng)設(shè)計(jì)中，時(shí)序控制模塊的最高工作頻率可達(dá)250 MHz，因而理論上能達(dá)到4ns的延時(shí)精度。

3.2 64通道發(fā)射電路模塊的設(shè)計(jì)

如圖3所示，64通道發(fā)射電路模塊包括時(shí)序驅(qū)動(dòng)模塊和高壓發(fā)射模塊。

3.2.1 時(shí)序驅(qū)動(dòng)模塊的設(shè)計(jì)

圖6 時(shí)序控制模塊的仿真結(jié)果

時(shí)序驅(qū)動(dòng)模塊同樣選用Altera公司MAXⅡ系列的CPLD 芯片來(lái)實(shí)現(xiàn)。由于驅(qū)動(dòng)模塊實(shí)現(xiàn)的僅僅是“一變二”的驅(qū)動(dòng)功能，而不涉及到任何邏輯算法，因而在選擇芯片時(shí)應(yīng)選LE 最少的，以避免資源浪費(fèi)。EPM240是MAXⅡ系列邏輯單元數(shù)最小的一款芯片，該芯片具有240個(gè)LE，提供8Kbit的非揮發(fā)性存儲(chǔ)空間，最大用戶I／O 管腳為80 個(gè)。EPM240支持2個(gè)Bank，每一個(gè)Bank也同樣都支持所有的LVTTL和LVCMOS標(biāo)準(zhǔn)。

明顯地，由于用戶I／O 管腳的限制，一個(gè)EPM240顯然不夠驅(qū)動(dòng)64個(gè)時(shí)序控制信號(hào)，因而時(shí)序驅(qū)動(dòng)模塊是由多個(gè)EPM240 芯片組成的。設(shè)計(jì)中，64通道發(fā)射電路模塊中采用了4片EPM240芯片來(lái)構(gòu)成時(shí)序驅(qū)動(dòng)模塊。

時(shí)序驅(qū)動(dòng)功能在QUARTUSⅡ軟件中設(shè)計(jì)完后，可生成如圖7所示的符號(hào)表示。將設(shè)計(jì)結(jié)果下載到4片EPM240芯片中即可完成64個(gè)時(shí)序脈沖的驅(qū)動(dòng)。

圖7 發(fā)射時(shí)序驅(qū)動(dòng)模塊的符號(hào)表示

3.2.2 高壓發(fā)射模塊的設(shè)計(jì)

高壓發(fā)射模塊采用MAXIM 公司的MAX4940芯片，該芯片為4通道高壓數(shù)字脈沖發(fā)生器，可從低壓邏輯輸入產(chǎn)生高壓、高頻脈沖輸出。MAX4940具有4個(gè)邏輯輸入通道，每個(gè)通道具有3個(gè)輸入端，其中兩個(gè)為一對(duì)相位互反的邏輯輸入INP（正邏輯）、INN（負(fù)邏輯），決定了該通道的高壓脈沖輸出，如表1所示。其中，Vpp、Vnn為MAX4940的高壓電源。MAX4940 支持下 列應(yīng)用：［Vpp，Vnn］＝［＋100V，－100 V］雙極性脈沖；［Vpp，Vnn］＝［0，－200V］單極性負(fù)脈沖；［Vpp，Vnn］＝［＋200V，0］單極性正脈沖。

表1 MAX4940真值表

由于一個(gè)芯片只支持4個(gè)通道，因而設(shè)計(jì)中采用了16片MAX4940芯片來(lái)實(shí)現(xiàn)64通道的高壓激勵(lì)脈沖。

3.2.3 64通道發(fā)射電路板

由以上表述可知，64通道發(fā)射電路板是由4片CPLD 芯片EPM240 和16 片MAX4940 芯片以 及它們的外圍電路組成的。電路板設(shè)計(jì)中，16 片MAX4940芯片均勻分布在電路板頂層和底層，4片驅(qū)動(dòng)CPLD 芯片EPM240布局在電路板的頂層，每?jī)蓚€(gè)EPM240芯片采用JTAG 菊花鏈的形式共享一個(gè)JTAG 下載接口。

至此，相控陣發(fā)射電路系統(tǒng)的具體實(shí)現(xiàn)工作完成。

4 試驗(yàn)結(jié)果

為了驗(yàn)證超聲相控陣發(fā)射電路系統(tǒng)的設(shè)計(jì)正確與否，需要對(duì)其進(jìn)行實(shí)際測(cè)試，以通過(guò)試驗(yàn)結(jié)果來(lái)證明其可行性。

圖8為實(shí)際制作的64 通道發(fā)射電路板，產(chǎn)生128通道的發(fā)射脈沖需要兩塊這樣的電路板。

圖8 64通道發(fā)射電路板實(shí)物

對(duì)于時(shí)序控制模塊，實(shí)際制作時(shí)將其放置在了接收電路板上，如圖9所示，這樣設(shè)計(jì)基于兩方面的考慮：一是便于發(fā)射電路板的PCB 設(shè)計(jì)；二是時(shí)序控制模塊所需的各種控制信號(hào)來(lái)源于接收板上的專用控制芯片，直接將時(shí)序控制模塊放置于接收板上，有利于接收板的PCB設(shè)計(jì)。通過(guò)將接收電路板上的排母（如圖9所示）與發(fā)射電路板上的排針（如圖8所示）相連，時(shí)序控制模塊產(chǎn)生的128個(gè)時(shí)序脈沖控制信號(hào)可傳送到兩塊64通道發(fā)射電路板上，從而借助發(fā)射電路板可產(chǎn)生128通道的高壓時(shí)序脈沖信號(hào)。

圖9 時(shí)序控制模塊在接收電路板上的位置實(shí)物

測(cè)試時(shí)，將發(fā)射電路與接收電路板通過(guò)排針、排母連接起來(lái)，并給發(fā)射電路板和接收電路板連接上電源。

在QuartusⅡ軟件中完成編程并下載到時(shí)序CPLD芯片中，讓發(fā)射時(shí)序控制模塊EPM2210F256產(chǎn)生如圖10所示的128通道時(shí)序控制信號(hào)。各控制信號(hào)的脈沖寬度為250ns（對(duì)應(yīng)主頻為2MHz的探頭）。假定第一個(gè)時(shí)序脈沖out［0］的延時(shí)為0ns，那么第二、三、四個(gè)時(shí)序脈沖out［1］、out［2］、out［3］的延時(shí)分別為130，260，390ns，以使得各時(shí)序控制信號(hào)間的延時(shí)為130ns（用戶可根據(jù)自己的需求設(shè)定延時(shí)值，此處以130ns延時(shí)值為例來(lái)說(shuō)明問題）。該128通道時(shí)序控制信號(hào)經(jīng)過(guò)時(shí)序驅(qū)動(dòng)模塊的驅(qū)動(dòng)后，可產(chǎn)生128組正、負(fù)邏輯輸出，將每組信號(hào)分別對(duì)應(yīng)接入MAX4940芯片每個(gè)通道的負(fù)、正邏輯輸入端，其目的是讓高壓發(fā)射模塊產(chǎn)生負(fù)極性脈沖。MAX4940的高壓電源為：Vpp＝0V、Vnn＝－80V。

圖10 128通道的時(shí)序控制信號(hào)波形

用示波器（Tektronix，TDS2004）對(duì)32 片MAX4940的128個(gè)輸出端一一進(jìn)行測(cè)試，可觀察到發(fā)射電路系統(tǒng)正確地產(chǎn)生了128 個(gè)脈寬為250ns的負(fù)高壓（－80V）脈沖。由于實(shí)驗(yàn)室儀器設(shè)備的限制（示波器只有4個(gè)輸入通道），所以每次測(cè)試時(shí)只能同時(shí)觀察到4 個(gè)通道的負(fù)高壓脈沖信號(hào)，圖11是其中某4個(gè)相鄰?fù)ǖ赖母邏好}沖信號(hào)?？梢钥闯觯魍ǖ赖母邏好}沖電壓均為－80V，脈寬均為250ns，相鄰?fù)ǖ篱g延時(shí)為130ns。圖12顯示的是61、65、87以及90四個(gè)不相鄰?fù)ǖ赖母邏好}沖信號(hào)，同樣可看出各通道的高壓脈沖電壓均為－80V，脈寬均為250ns，65 與61 通道間延時(shí)為720ns、87與65通道間延時(shí)為2 860ns、90 與87通道間延時(shí)為390ns。這與預(yù)期的理論結(jié)果相吻合，表明了采用該方法設(shè)計(jì)實(shí)現(xiàn)的相控陣發(fā)射電路系統(tǒng)是正確的。

圖11 實(shí)測(cè)的相控陣發(fā)射電路系統(tǒng)的相鄰四通道輸出

圖12 實(shí)測(cè)的相控陣發(fā)射電路系統(tǒng)的不相鄰四通道輸出

測(cè)試中，電路板上提供的時(shí)鐘晶振為200 MHz，因而輸入到時(shí)序控制模塊的時(shí)鐘信號(hào)也為200 MHz，從而能達(dá)到的理論延時(shí)分辨率應(yīng)為5ns。圖13所示的試驗(yàn)結(jié)果證明了發(fā)射電路系統(tǒng)能達(dá)到的延時(shí)分辨率為5ns。示波器的1，2通道間延時(shí)為130ns，2，3通道間延時(shí)為135ns，3，4通道間延時(shí)為140ns，表明延時(shí)的分辨率可達(dá)到5ns。

圖13 相控陣發(fā)射電路系統(tǒng)某四個(gè)通道的負(fù)高壓輸出

5 結(jié)語(yǔ)

設(shè)計(jì)了一種產(chǎn)生128通道高壓激勵(lì)脈沖的超聲相控陣發(fā)射電路系統(tǒng)，該系統(tǒng)由發(fā)射時(shí)序控制模塊、發(fā)射時(shí)序驅(qū)動(dòng)模塊及高壓發(fā)射模塊組成，具有構(gòu)造方式簡(jiǎn)單、制作成本低、使用可靠、延時(shí)精度高等特點(diǎn)，并且激勵(lì)脈沖的延時(shí)、脈寬及極性可方便調(diào)整。

為了驗(yàn)證相控陣發(fā)射電路系統(tǒng)設(shè)計(jì)的可行性，最后對(duì)設(shè)計(jì)結(jié)果進(jìn)行了實(shí)測(cè)，結(jié)果表明該相控陣發(fā)射電路系統(tǒng)的設(shè)計(jì)是正確的。

［1］宋子強(qiáng).超聲檢測(cè)技術(shù)研究與工程實(shí)現(xiàn)［D］.哈爾濱：哈爾濱工業(yè)大學(xué)，2008：2－3，6.

［2］POGUET J，MARGUET J，PICHONNAT F，et al.Phased array technology：concepts，probes and applications［J］.Journal of Nondestructive Testing ＆ Ultrasonics（Germany），2002，7（5）：1－6.

［3］楊斌，王召巴，陳友興.基于CPLD 的超聲相控陣高精度相控發(fā)射系統(tǒng)的實(shí)現(xiàn)［J］.中國(guó)測(cè)試技術(shù)，2007，33（2）：10－12.

［4］CASSEREAU D，F(xiàn)INK M.The phased array technology－application to time reversal in acoustics［C］／／Proceedings，［s.l］：［s.n］，2000：461－464.

［5］劉冬冬，師芳芳，張碧星.超聲相控陣技術(shù)在管材檢測(cè)中的應(yīng)用［J］.無(wú)損檢測(cè)，2013，35（5）：1－3，11.

［6］WANG L，LI X J，PENG J D，et al.Application of phased array ultrasonic technology for nondestructive testing of railway wheels［C］／／EMEIT，［s.l］：［s.n］，2011：1193－1196.

［7］鮑曉宇，施克仁，陳以方，等.超聲相控陣系統(tǒng)中相控發(fā)射與同步的實(shí)現(xiàn)［J］.無(wú)損檢 測(cè)，2003，25（10）：507－510.

［8］鮑曉宇，施克仁，陳以方，等.超聲相控陣系統(tǒng)中高精度相控發(fā)射的實(shí)現(xiàn)［J］.清華大學(xué)學(xué)報(bào)：自然科學(xué)版，2004，44（2）：153－156.

［9］陳世利，靳世久，王秀平.超聲相控陣系統(tǒng)中高精度相控發(fā)射與接收的實(shí)現(xiàn)［J］.電子產(chǎn)品世界，2005（17）：128－130.

［10］許藥林，朱晛，徐大專.超聲相控陣成像系統(tǒng)軟件設(shè)計(jì)［J］.無(wú)損檢測(cè)，2013，35（4）：5－9，78.

［11］倪曉明，田雨聰.相控陣方式與普通方式并用的工業(yè)探傷系統(tǒng)設(shè)計(jì)［J］.無(wú)損檢 測(cè)，2010，32（3）：218－220，224.