李明理,楊釧釧
(1.中國人民解放軍91404部隊 92分隊,河北秦皇島 066000;2.海華電子企業(yè)(中國)有限公司,廣東廣州 510600)
ARPA導(dǎo)航雷達[1]包括天線、收發(fā)單元、控制系統(tǒng)、顯示器和鍵盤等,控制系統(tǒng)則是整個導(dǎo)航雷達的核心??刂葡到y(tǒng)功能的完整性和工作的可靠性,直接影響到整個導(dǎo)航雷達功能的實現(xiàn)??刂葡到y(tǒng)中各模塊具有穩(wěn)定的電壓則是其正常工作的必要條件。A/D轉(zhuǎn)換器TLC0838芯片引腳少、封裝小,在PCB板上占用的空間較小;但輸出的信號格式為串行數(shù)據(jù),需通過軟件處理才能得到采樣數(shù)據(jù)。
基于FPGA的ARPA導(dǎo)航雷達控制系統(tǒng)電路如圖1所示,電路由控制板和處理板兩部分組成,控制板FPGA[2]選用 Altera公司的 Cyclone III系列芯片。
圖1中各模塊的工作內(nèi)容與連接關(guān)系如下:(1)天線接口負責發(fā)送雷達信號,并接收雷達回波信號。(2)接收到的雷達視頻信號經(jīng)模擬電路處理完成雨雪抑制功能,并輸出到處理板。(3)接收到的雷達控制信號經(jīng)FPGA解碼,獲得AZ(方位信號)、HL(船首信號)、TR(觸發(fā)脈沖),并輸出到處理板。(4)用戶I/O為8路串口輸入/輸出。(5)電源為系統(tǒng)提供電源,F(xiàn)PGA控制TLC0838模數(shù)轉(zhuǎn)換芯片對電源電壓采樣,實現(xiàn)電壓監(jiān)視。(6)FPGA控制以太網(wǎng)實現(xiàn)用戶I/O、監(jiān)視報文與上位機的數(shù)據(jù)傳輸。
圖1 ARPA導(dǎo)航雷達控制系統(tǒng)電路框圖
控制板實現(xiàn)對天線下行數(shù)據(jù)解碼、雜波處理、向天線發(fā)送數(shù)據(jù)、8路串口收發(fā)數(shù)據(jù)、以太網(wǎng)收發(fā)數(shù)據(jù)及異常報警等功能。
外部輸入至控制板+12 V電源,通過各型號電源穩(wěn)壓芯片產(chǎn)生-12 V、-5 V、+5 V、3.3 V等電壓。由于系統(tǒng)可能在各種惡劣環(huán)境下工作,也可能存在許多不確定因素,導(dǎo)致各電壓值有較大浮動。因此,需要對電壓進行實時監(jiān)視。系統(tǒng)選用多路A/D芯片TLC0838循環(huán)采集-5 V、-12 V、+5 V、+12 V及+3.3 V。
TLC0838[3]是 Texas Instruments 公司生產(chǎn)的 8 位逐次逼近A/D轉(zhuǎn)換器,具有輸入可配置的多通道多路器和串行輸入、輸出模式。模擬輸入可配置為單端、差分或偽差分輸入。該芯片種類有商業(yè)級別,工作環(huán)境為0~70℃;工業(yè)級別,工作環(huán)境為-40~+85℃,最高可達-40~+125.5℃。設(shè)計選用TL0838I,可以滿足實際需要,其工作特性如下:bit分辨率;串行數(shù)據(jù)連接,支持SPI傳輸協(xié)議;參考電壓為5 V;輸入模擬電壓范圍為0~5 V;8通道多路轉(zhuǎn)換器;輸入輸出兼容TTL、MOS電平;時鐘為250 kHz時轉(zhuǎn)換時間為32μs。
TLC0838引腳排列如圖2所示,其中Ch0~Ch7為模擬輸入端;/CS為片選端;DI為串行數(shù)據(jù)輸入;DO為采樣數(shù)據(jù)的串行輸出端;CLK為工作時鐘;SARS為轉(zhuǎn)換狀態(tài)輸出端,該引腳為高電平時表示轉(zhuǎn)換正在進行,為低電平則表示轉(zhuǎn)換完成;REF為參考電壓輸入端;/SE為數(shù)據(jù)保持/輸出端,該引腳為高電平時數(shù)據(jù)保存在數(shù)據(jù)線上,低電平則輸出數(shù)據(jù)[4]。
圖2 TLC0838引腳排列
TLC0838輸入電壓限制為0~5 V,因此需用模擬電路將-5 V、-12 V、+5 V及+12 V轉(zhuǎn)換到0~5 V電壓范圍內(nèi),圖3所示為-5 V電壓到-5 V_TEST電壓值的模擬轉(zhuǎn)換電路,轉(zhuǎn)換后-5 V_TEST的值為3.68 V。
圖3 -5 V電壓模擬轉(zhuǎn)換電路
模擬電壓經(jīng)單端通道0~4輸入TLC0838進行采樣、量化和編碼,并與FPGA進行數(shù)據(jù)傳輸,采樣電路與FPGA通過SPI通信協(xié)議進行數(shù)據(jù)傳輸。具體連接電路如圖4所示。TLC0838各通道的穩(wěn)定輸入電壓分別為通道0:3.94 V,通道1:3.68 V,通道2:2.50 V,通道3:2.10 V,通道4:3.3 V。FPGA通過SPI模式對TLC0838進行寄存器配置和獲取采樣數(shù)據(jù),采樣時鐘設(shè)置為200 kHz。
圖4 TLC0838電路連接圖
基于Quartus II軟件,用Verilog硬件描述語言[5]設(shè)計的電壓監(jiān)視邏輯包含TLC0838控制邏輯模塊和電壓監(jiān)測與異常報警兩個基本模塊。
雷達系統(tǒng)要求每秒鐘發(fā)送一次電壓監(jiān)視信息,且由于要對采集到的電壓值進行平滑處理。因此,設(shè)置TLC0838芯片每0.1 s循環(huán)采樣一次所有有效通道。利用FPGA對TLC0838的控制邏輯設(shè)計頂層圖如圖5所示,其內(nèi)部包含各通道寄存器地址設(shè)置與SPI模式數(shù)據(jù)傳輸。
圖5 TLC0838控制模塊頂層圖
TLC0838有8個單端輸入通道,本文只用其中5個,分別為ch0~ch4,其寄存器地址設(shè)置如表1所示。
表1 TLC0838寄存器各通道地址
用SPI傳輸模式進行采樣芯片與FPGA之間控制信號與數(shù)據(jù)信號的傳輸,單個通道的一次數(shù)據(jù)采集控制過程為:(1)設(shè)置輸入時鐘為200 kHz。(2)拉低片選信號/CS。向輸入引腳DI輸入一個時鐘周期的高電平。(3)繼續(xù)通過輸入引腳DI設(shè)置芯片的控制寄存器。(4)控制寄存器設(shè)置完成后,等待兩個時鐘周期。輸出引腳DO開始以MSB模式輸出采樣數(shù)據(jù)(5)輸出8 bit數(shù)據(jù)后,/CS置高,一個通道數(shù)據(jù)采樣完成。
系統(tǒng)要求循環(huán)采樣5個通道,即每0.1 s循環(huán)采樣一次所有有效通道,因此每0.02 s轉(zhuǎn)換一次采樣通道,循環(huán)采樣流程圖如圖6所示。
圖6 循環(huán)采樣流程圖
電壓檢測模塊頂層圖如圖7所示,該模塊包括數(shù)據(jù)平滑和檢測報警兩部分。通過對每通道采集到的10個采樣值求平均,實現(xiàn)數(shù)據(jù)平滑;檢測報警是對有效數(shù)據(jù)進行判斷和打包發(fā)送過程,若檢測到電壓異常則輸出報警信息。
圖7 電壓檢測模塊頂層圖
電壓檢測模塊處理過程如下:(1)設(shè)定電壓范圍:基準電壓0.2 V。(2)每個通道分別采樣10次,并分別對采樣值進行平滑。(3)判斷各通道的采樣值是否在電壓范圍內(nèi),是則對應(yīng)1;否則對應(yīng) 0。(4)產(chǎn)生報警報文,每1 s向上位機發(fā)送一次報警監(jiān)視信息。
本文將AZ、HL、TR信號與檢測的電壓值一起打包為報文,報文形式為:$PHT10,AAAAAAAA*,校驗碼0d0a,其中高3位分別為AZ、HL、TR監(jiān)視信號,低5位則為電壓監(jiān)視信號,監(jiān)視信號為高時輸出A,否則輸出V;隨后為校驗碼,校驗碼為ASCII碼報文數(shù)據(jù)的異或值;最后為回車換行符。
ARPA雷達系統(tǒng)與上位機通過以太網(wǎng)進行數(shù)據(jù)交換,即通過以太網(wǎng)對電壓監(jiān)視單元進行測試。圖8所示為TCP&UDP測試軟件接收到的電壓監(jiān)視報文。
圖8 TCP&UDP測試軟件接收電壓監(jiān)視報文圖
圖8中接收到的數(shù)據(jù)為$PHT10,AAAAAAAA*a,說明當前雷達 AZ、HL、TR信號及電壓均保持正常。本文研究了ARPA導(dǎo)航雷達的控制系統(tǒng),在分析控制板結(jié)構(gòu)、功能的基礎(chǔ)上,設(shè)計并成功調(diào)試了控制板的電壓采集芯片驅(qū)動邏輯,對ARPA導(dǎo)航雷達穩(wěn)定、可靠的工作提供了保障。
[1]丁鷺飛,耿富錄.雷達原理[M].西安:西安電子科技大學(xué)出版社,2009.
[2]徐光輝,程東旭,黃如,等.基于FPGA的嵌入式開發(fā)與應(yīng)用[M].北京:電子工業(yè)出版社,2006.
[3]Texas Instruments Inc.TLC0838 datasheet[M].Tex USA:Texas Instruments Inc,1997.
[4]常軍,徐天賜.A/D轉(zhuǎn)換器TLC0838在高速公路緊急電話系統(tǒng)中的應(yīng)用[J].電子技術(shù),2007(2):29-31.
[5]華清遠見嵌入式培訓(xùn)中心.FPGA應(yīng)用開發(fā)入門與典型實例[M].北京:人民郵電出版社,2008.
[6]孫浩.基于ARM和FPGA的嵌入式高速圖像采集存儲系統(tǒng)[J].電子科技,2009,22(2):5 -7.
[7]黃翔,宋銳,吳成柯,等.基于FPGA的嵌入式視頻編碼系統(tǒng)研究與實現(xiàn)[J].電子科技,2009,22(7):59 -61,65.