吳振浩
(上海交通大學 微電子學院,上海 200240)
窄帶電力線通信(PLC)技術在智能電網中有著廣泛的應用市場,如先進的計量基礎設施(AMI)、需求響應(DR)、智能家居和家庭區(qū)域網絡(HAM)等通信場合[1,2]。在低頻電力線通信系統(tǒng)中,各個國家制定了不同的載頻規(guī)定:歐洲電工標準化委員會(CENELEC)為(3~148.5kHz),聯邦通信委員會(FFC)、日本電波產業(yè)會(ARIB)為低于500kHz,中國國家電網公司將載頻確定為3~500kHz。研究PLC信道的統(tǒng)計特性是有意義的。因為,對信道特征的正確理解,有助于優(yōu)化PLC系統(tǒng)的設計和提高通信性能,信道建模是一個關鍵問題。確定PLC技術的擴張和信道特性,將有助于準確建模。
高頻PLC信道的建模,通常遵循自頂向下的方法(基于信道響應的擬合參數模型的實際測量),或自底向上的方法(利用傳輸線理論推導出模型參數)。最廣泛的寬帶PLC信道模型為多徑傳輸模型[3],它考慮了遇到沿著電網傳輸信號的信號反射。描述的廣義多徑模型疊加的延遲、衰減與給定表達式為:
式中:H(f)為得到的信道響應;M為傳播路徑的數量;TK為傳輸距離的延遲系數;gk(f)為權重因子函數;α(f)為衰減函數,在高頻下α0、α1、η是衰減常數。vp為波在電力線上的傳播速度;exp(jφk(f))為波在k路徑上受到所有反射和透射而阻抗不連續(xù)系數。
這個參數模型使用信道測量和擬合算法來獲取模型參數。當電力網絡拓撲未知的狀況下,采用自頂向下的方法非常有用。然而,通信模型仍然容易產生測量誤差。其他的確定性模型基于自底向上的方法建立,它在確定信道傳遞函數時,使用散射矩陣、傳輸矩陣或無限沖激響應(IIR),需要通過大量的數據計算得出,但是它提供了網絡拓撲結構的連接方式。除了確定模型的定義,統(tǒng)計建模和隨機信道生成,允許采用自頂向下和自底向上的方法。
通過1個現有的公共領域作為參考,提出1個粗略估算下信道響應的簡單模型,衰減是關于頻率和距離的函數,表述為:
式中:H(f,d)為路徑長度d下的信號信道響應;a(f)為衰減函數。
此外,低頻信號傳輸遵循傳輸線效應,窄帶PLC信道被認為具有頻率選擇性,可用于多徑傳播模型作為研究模型。PLC信道測試環(huán)境如圖1所示,在該環(huán)境下進行數百次通信實驗,對每次實驗的頻率響應進行觀察,測試頻率為10kHz至500kHz。
圖1 PLC信道測試環(huán)境
研究結果表明,測試頻率低于500kHz時,低頻PLC信道特性與信號衰減,與頻率的變化、距離、時間和地點以及頻率選擇性衰落存在關聯。
矢量網絡分析儀(VNA)通過兩個耦合電路連接到電力線上,為實驗提供了信道傳遞函數參數的測量工具。在測量電力線傳遞函數時,為了補償因插入VNA所引起的損耗,先將VNA連接到兩個耦合電路上,用于準確測量信道傳遞函數,耦合電路如圖2所示。
圖2 耦合電路的設計
整個電路是1個二階帶通濾波器,配置了保護電路。耦合電路由高壓串聯電容C1(0.33μF)、1∶1的隔離變壓器T、雙向瞬態(tài)電壓抑制器TVS、電感電容等元件組成。耦合電路將PLC信號送入被研究的頻帶,同時濾除50Hz或60Hz電流,確保阻抗匹配和預防電氣危害。
考慮到PLC信道干擾信號的復雜性,特別是固定噪聲組成的背景噪聲和窄帶干擾,以及瞬間的脈沖噪聲,配置了一些保護元器件。例如:TVS用來避免過電壓,肖特基二極管SD用來吸收快速瞬變干擾并通過限制輸出電壓水平提供額外的保護。另外,耦合電路配備了金屬氧化物壓敏電阻MOV,在電力線路終端加強過載保護,以及1MΩ電阻,用以確保電容器快速放電,保護高電壓瞬變電流不穩(wěn)或連接所致的斷開操作。
圖310 ~500kHz下PLC信道載波信號的幅頻特性
圖3給出了PLC信道載波信號的幅頻特性曲線圖。中間1條深黑色曲線代表整個上百次實驗數據的平均值,實驗結論為:衰減幅度與載波頻率成正比且成非線性關系;10kHz至500kHz之間,衰減幅度在10~70dB之中;PLC信道載波信號的統(tǒng)計分析數據ˉAdB=-10log(G),最小值為16.36,最大值為59.52,平均值為37.94,標準差值為11.87。
平均信道增益(ACG),由式(3)給出,其定義了1個與信噪比(SNR)有關的重要指標。
式中:Hn為信道轉移函數的樣本,Hn=H(nΔf),n=n1,……n2,Δf為采樣頻率分解間隔,N為樣本數量,N=n2-n1+1。假定Δf=1.237 5kHz,頻率范圍為10kHz至500kHz,輸入信號和噪聲都不變,功率譜密度(PSD)等于Px。接收機輸入SNR確定為關于ACG(G)的函數,SNR=ˉGPx/(ΔfN0)[4]。
由圖2可看出,頻率在10kHz至500kHz之中,衰減幅度平均值為37.94dB,最大平均值為59.52dB,最小平均值為16.36dB。測試數據中50%衰減平均值低于39.55dB,90%衰減平均值低于57.22dB。值得關注的是,在窄帶信道中的平均衰減幅度,要比寬帶PLC信道低得多。事實上,頻率在2MHz至30MHz之間,測得的衰減幅度平均值、平均最小值、平均最大值,均比窄帶信道中測得的高出20dB。在低頻PLC信道中,信號衰減幅度較低,有利于接收機軟硬件的設計,設計者在系統(tǒng)設計中對接收機SNR參數的關心格外重要。
時間延遲擴展(RMS)描述了由于多徑傳輸帶來的信號脈沖響應擴散,給出了通信系統(tǒng)設計中碼間干擾(ISI)的特性。事實上,具有較高RMS的PLC信道間經常被碼間干擾,這些干擾嚴重影響了多徑載波方案的設計,特別體現在信道均衡方案上。
通過功率延遲分布(PDP)計算RMS,表明了各種傳播路徑的傳輸功率的分布。
式中:h(t)為實際信道沖激響應;τA為相對于首發(fā)信號到達接收機的時間延遲;τe為平均過量延遲;P(τ)為相對于其峰值跌落至-20dB以下。
τe表示相對于τA的PDP那一刻的RMS。RMS來自PDP的二階中心矩,它受高功率和長時間的延遲路徑的影響很大。脈沖響應被最大過量延遲τm截斷,它把相對于1個特定的功率電平的閾值以下的信號作為噪聲。對測量信道RMS參數的統(tǒng)計值如表1所示。
表1 RMS參數統(tǒng)計表 μs
將表1統(tǒng)計數據與寬帶通信下得到的統(tǒng)計數據比較,發(fā)現τe,τm和τRMS在窄帶通信下的數值較高。實際上,對于帶寬在2MHz至100MHz的狀況下,τe的平均值為1.50μs,τRMS的平均值為0.31μs。為此可以得出:信道脈沖響應的特點,是在低頻波段高能量擴散(<500kHz)。也就是說,PLC信道在這些頻段受到多徑效應的影響是很大的。
相干帶寬測量了信道的頻率選擇性,有利于通信系統(tǒng)的設計與性能評價。為了對抗多徑擴散的影響,相干帶寬允許選擇合適的信道保護技術,如均衡或編碼。根據相關頻率響應函數(R(x))的定義,相干帶寬測量了在兩個頻率之間的信道響應頻率相關性。
式中:x為頻率漂移量;H(f)為信道響應;fmax為頻率上限;fmin為頻率下限。
由圖4可看出,相干帶寬Bρ的相關系數ρ隨著頻率的增加而遞減,但非單調遞減。實驗得出相干帶寬的波動范圍為10kHz至150kHz,表明相干帶寬波動性較強,而150kHz至500kHz特征曲線較平坦。
為了便于對比,Bρ的ρ分別取0.5、0.7、0.9的對應頻率,統(tǒng)計數據如表2所示。
圖4 信道頻率響應測量歸一化數據
表2 相干帶寬統(tǒng)計 kHz
很明顯,窄帶載波通信極大地受到頻率選擇性衰落的影響。因為,多徑合成波形有可能落在后續(xù)碼元時間間隔內,引起碼間干擾。也就是說,頻率選擇性衰落對于數據傳輸危害最大。
在PLC窄帶信道中測得的RMS與ACG成負相關關系,如圖5所示。
圖5 RMS與ACG的關系
研究表明,高衰減(ACG?。┑腜LC信道具有嚴重的多徑效應(RMS大)。這是因為多分支結構的網絡具有大量的反射,這些反射增大了信號的衰減和擴散。圖5中離散的點,驗證了由于主要路徑和網絡分支的長度變化,導致RMS峰度高的現象。事實上,如果傳播路徑距離不長,PLC信道信號衰減較低,時間延遲較低。但當路徑很長,PLC信道具有更多的分支時,衰減的增加和RMS的變化,與分支的長度有著密不可分的關系。在PLC窄帶信道中測得的RMS與相干帶寬Bρ的關系,如圖6所示。
圖6 RMS與Bρ的關系
圖6集中了大量RMS時間延遲小于3μs的點,絕大多數分布在相干帶寬0kHz至15kHz的范圍內。在系統(tǒng)設計時,較高的相干帶寬能帶來更高速的傳輸率。
1)提出了一種新的低壓電網PLC窄帶信道特性分析的統(tǒng)計方法。研究結果得出的相關數據,可以幫助窄帶PLC系統(tǒng)進行優(yōu)化設計并作為技術支撐。
2)平均信道增益的分析,顯示信號頻率在500kHz以下的平均信號帶內衰減,遠小于其在2MHz以上的平均信號帶內衰減。時間延遲擴散參數的統(tǒng)計數據表明平均過量延遲,最大過量延遲和RMS時間延遲擴展的值,在500kHz以下比在2MHz更大。相干帶寬研究表明,PLC信道具有頻選特性,應該在設計系統(tǒng)時考慮這一因素。事實上,系統(tǒng)設計者應該更關心相關系數(ρ)等于0.9的相關帶寬最小值為1.23kHz。
3)通過對低頻PLC信道的描述,對其統(tǒng)計特征與高頻PLC信道的比較,提供了對PLC信道特征的正確認識。PLC信道衰減低(小于21 dB)的一般特點是RMS時延擴展?。ㄐ∮?μs)。
[1] A Ghazel and F Rouissi[J].Efficient low-cost DSP-based hardware architecture for power line communications[J].presented at IEEE Int.Symp.Power Line Commun.Ap-pl.(ISPLC),Malm.o,Sweden,Apr.2001.
[2] F Rouissi,A Ghazel,and F Tlili.Optimised fully programmable DSPbased broadband power line communication modem[J].presented at IEEE Int.Symp.Power Line Commun.Appl.(ISPLC),Zaragoza,Spain,Mar.2004.
[3] G Moreno and L T Berger.An IIR-filter approach to time variant PLCchannel modeling[J].presented at IEEE Int.Symp.
[4] Power Line Commun Appl(ISPLC),Jeju Island,Korea,Apr.2008.A.M.Tonello and F.Versolatto.Bottom-up statistical PLC channel modeling—Part II:Inferring the statistics[J].IEEE Trans.Power Del.,vol.25,no.4,pp.2356-2363,Oct.2010.