霍立剛，周云飛，劉廣斗

(華中科技大學(xué)機(jī)械科學(xué)與工程學(xué)院，湖北武漢430074)

0 引言

在一些實(shí)時(shí)性要求很高的運(yùn)動(dòng)控制系統(tǒng)中，控制任務(wù)極其復(fù)雜，同時(shí)要求高速度，高精度。例如光刻機(jī)的步進(jìn)掃描運(yùn)動(dòng)控制，需控制多達(dá)15軸的運(yùn)動(dòng)，要求在高加速度(1.5g)、高速 (1.2m/s)運(yùn)行條件下達(dá)到納米級(jí)的運(yùn)動(dòng)精度控制。要實(shí)現(xiàn)這樣的要求，高速高精度的位置反饋是必須的［1］。EnDat2.2同步雙向數(shù)字接口可以為數(shù)字驅(qū)動(dòng)系統(tǒng)提供極高精度的位置信息，高速光纖通信提供編碼器到位置伺服計(jì)算處理器的通信通道，實(shí)現(xiàn)位置值的高速可靠的傳輸。光纖作為傳輸介質(zhì)，傳輸速率高、傳輸容量大、衰減小，傳輸距離長(zhǎng)、抗干擾能力強(qiáng)、耐高溫、抗腐蝕、工作可靠、成本低廉，對(duì)現(xiàn)場(chǎng)復(fù)雜的實(shí)時(shí)性要求很高的控制系統(tǒng)可謂是完美的解決方案［1-4］。

現(xiàn)場(chǎng)可編程邏輯門陣列FPGA具有容量大，編程靈活，并行處理能力強(qiáng)的特點(diǎn)，在各種通信協(xié)議的實(shí)現(xiàn)方面得到廣泛應(yīng)用。本文中最關(guān)鍵的內(nèi)核，光纖通信內(nèi)核與En-Dat2.2內(nèi)核都是在FPGA上編程實(shí)現(xiàn)的，因此協(xié)議具有靈活可配置的特點(diǎn)［5］。

1 系統(tǒng)整體實(shí)現(xiàn)方案

位置獲取與傳輸系統(tǒng)的整體結(jié)構(gòu)如圖1所示，主要分為以下幾個(gè)部分:

(1)串并轉(zhuǎn)換器:串并轉(zhuǎn)換 (Serializer/Des erializer)簡(jiǎn)稱SerDes，是高速串行通信中最關(guān)鍵的部件。在本文中我們選取德州儀器TI的TLK1221來完成串并轉(zhuǎn)換的功能。TLK1221是千兆以太網(wǎng)收發(fā)器，用于高速全雙工的點(diǎn)對(duì)點(diǎn)數(shù)據(jù)傳輸，支持0.6Gbps-1.3Gbps的數(shù)據(jù)速率，基帶傳輸特征阻抗為50Ω，這一點(diǎn)要在制板的時(shí)候得到保證。在發(fā)送端，經(jīng)過8B/10B編碼的并行10位數(shù)據(jù)在發(fā)送參考時(shí)鐘TBC的上升沿被鎖存，然后將數(shù)據(jù)以參考時(shí)鐘的10倍頻將串行化并通過PECL兼容的電平差分信號(hào)進(jìn)行傳輸;在接收端，將隱藏在串行數(shù)據(jù)流中的時(shí)鐘信號(hào)提取出來。該時(shí)鐘信號(hào)是從發(fā)送端的時(shí)鐘信號(hào)經(jīng)過相位內(nèi)插調(diào)整相位關(guān)系而來，與10位的恢復(fù)并行數(shù)據(jù)的字節(jié)邊界對(duì)齊，因此被形象的稱為恢復(fù)字節(jié)時(shí)鐘RBC［6］。

圖1 位置獲取與傳輸系統(tǒng)總體結(jié)構(gòu)

(2)激光收發(fā)器:選取安捷倫公司的HFBR53A3完成電信號(hào)與光信號(hào)的轉(zhuǎn)換。HFBR53A3是一款多模光纖接口的光纖收發(fā)器，兼容ANSIX3.297-1996標(biāo)準(zhǔn)的光纖通道物理接口，支持300m長(zhǎng)的62.5/125um MMF光纜和500m長(zhǎng)的50/125um MMF光纜，本文中采用的是前者，長(zhǎng)度為3米。

(3)光纖通信內(nèi)核:該通信內(nèi)核在 Altera公司的EP3C16F484C8型號(hào)的FPGA上實(shí)現(xiàn)，是系統(tǒng)傳輸模塊中最核心的部分。內(nèi)核完成最上層控制單元DSP與傳輸模塊之間的通信連接，控制著通信數(shù)據(jù)包格式、發(fā)送接收機(jī)制、鏈路物理診斷、及通信錯(cuò)誤情況處理等最核心的功能。

(4)位置獲取模塊:EnDat協(xié)議內(nèi)核也是在FPGA上實(shí)現(xiàn)，完成從位置編碼器高速可靠地獲取位置值的功能。根據(jù)EnDat接口規(guī)范，采用RS485通信接口，RS485平衡發(fā)送和差分接收，具有很強(qiáng)的抑制共模干擾的能力。為匹配線路特征阻抗 (characteristic impedance)，在數(shù)據(jù)和時(shí)鐘的差分線路端部，各需加一個(gè)120Ω的電阻，同時(shí)各線路應(yīng)加一個(gè)330pF的電容，以濾除高頻干擾。由于采用串行數(shù)據(jù)傳輸方式，故只需要4條信號(hào)線，接口十分簡(jiǎn)單可靠。

2 光纖通信內(nèi)核的FPGA實(shí)現(xiàn)

圖2 光纖通信內(nèi)核

光纖通信內(nèi)核包含通信的物理層和傳輸協(xié)議控制層兩個(gè)層面，基于FPGA和SerDes的傳輸模塊，完成數(shù)據(jù)包的傳輸控制，并行串行轉(zhuǎn)換，編解碼、時(shí)鐘信號(hào)的恢復(fù)提取、字節(jié)的相位對(duì)齊等一系列核心的功能。如圖2所示，通信內(nèi)核包含發(fā)送與接收控制、編解碼、串并轉(zhuǎn)換、錯(cuò)誤處理、及數(shù)據(jù)緩沖等模塊。發(fā)送控制器由最上層控制單元DSP通過外部存儲(chǔ)器接口EMIF進(jìn)行控制，如被觸發(fā)，立即將保存在發(fā)送FIFO中的數(shù)據(jù)，按照內(nèi)核協(xié)議規(guī)定好的數(shù)據(jù)包格式進(jìn)行打包，然后再經(jīng)過8B/10B編碼，最后在發(fā)送參考時(shí)鐘TBC上節(jié)拍下，將并行的數(shù)據(jù)經(jīng)過SerDes串行的輸出到光纖通道。接收控制器則不受最上層控制單元DSP的直接控制，其接收邏輯由狀態(tài)機(jī)實(shí)現(xiàn)，通過檢測(cè)幾個(gè)特殊字符來判斷不同的接收邏輯，內(nèi)核用到的特殊編碼字符將在后面詳細(xì)介紹。接收控制器在恢復(fù)時(shí)鐘RBC的節(jié)拍下將串行的數(shù)據(jù)流反串行化之后正確地對(duì)齊10位數(shù)據(jù)的邊界，然后經(jīng)過8B/10B譯碼，最后將校驗(yàn)正確的數(shù)據(jù)保存到接收緩沖區(qū)中，同時(shí)產(chǎn)生應(yīng)答信號(hào)，發(fā)送應(yīng)答字符給對(duì)方，表示本次接收已成功完成。數(shù)據(jù)保存到接收緩沖區(qū)之后，會(huì)硬件產(chǎn)生數(shù)據(jù)接收中斷，以告知最上層控制單元DSP數(shù)據(jù)接收完畢，可以讀取處理。在圖2中，用不同顏色標(biāo)識(shí)的兩個(gè)區(qū)域，分別代表發(fā)送時(shí)鐘域和接收時(shí)鐘域，這兩個(gè)時(shí)鐘域由不同的時(shí)鐘基準(zhǔn)，因此是不相關(guān)的，信號(hào)在兩個(gè)時(shí)鐘域直接傳遞就涉及跨時(shí)鐘域信號(hào)傳遞的問題。

應(yīng)答信號(hào)由接收時(shí)鐘域產(chǎn)生，要傳遞到發(fā)送時(shí)鐘域。為了最大限度地減少由于亞穩(wěn)態(tài)造成的設(shè)計(jì)失敗，我們采用了兩級(jí)同步寄存器鏈，同步寄存器鏈允許額外的時(shí)間來讓亞穩(wěn)態(tài)信號(hào)到達(dá)一個(gè)確定的狀態(tài)，使得設(shè)計(jì)更加安全。

3 數(shù)據(jù)包格式及高速數(shù)據(jù)編解碼

高速光纖通信屬于串行通信方式，數(shù)據(jù)通過差分線路發(fā)送和接收。未經(jīng)編碼的數(shù)據(jù)會(huì)產(chǎn)生直流偏移，這將影響在接收端的信號(hào)質(zhì)量，使得時(shí)鐘和數(shù)據(jù)的提取變得異常困難。本文所述系統(tǒng)采用IBM提出的標(biāo)準(zhǔn)8B/10B編碼方式。在圖2中，發(fā)送控制器送出的8位并行數(shù)據(jù)在送往串并轉(zhuǎn)換器SerDes之前必須經(jīng)過8B/10B編碼，然后將編碼后的10位并行數(shù)據(jù)串行化發(fā)送。8B/10B編碼支持8位數(shù)據(jù)的256種編碼組合，除此之外還有一些編碼組合用以特殊的功能，故被稱之為特殊字符。采用8B/10B編碼的目的是提高信號(hào)在光纖信道上的傳輸特性。該編碼方式保證了串行數(shù)據(jù)流有足夠的跳變密度，從而有利于接收端的時(shí)鐘恢復(fù);最大運(yùn)行長(zhǎng)度 (Run Length)即連續(xù)的0或者1的個(gè)數(shù)為5，可以有效的抑制串行數(shù)據(jù)流的頻譜范圍和碼間干擾 (inter-symbol interference，ISI);由于0和1的數(shù)量相同，故達(dá)到了直流平衡，提供足夠的驅(qū)動(dòng)能力。8B/10B編碼詳細(xì)編碼方式見參考文獻(xiàn)［3］，在此不再贅述，只列出本文中位置獲取與傳輸系統(tǒng)用到的特殊字符，其余特殊字符暫作保留，待擴(kuò)展使用［7］。系統(tǒng)涉及到的特殊字符見表1。

表1 系統(tǒng)涉及到的特殊字符

數(shù)據(jù)包的傳輸格式與編碼方式及這些特殊字符有著密切的關(guān)系。串并轉(zhuǎn)換器TLK1221采用IEEE 802.3千兆以太網(wǎng)預(yù)定義的10位K28.5字符作為字對(duì)齊的解決方案。在接收端，時(shí)刻監(jiān)測(cè)該字符，當(dāng)K28.5字符落在期望的字邊界，說明10位的字邊界正確對(duì)齊，不需要重新校正對(duì)齊;當(dāng)K28.5字符橫跨在期望字邊界上時(shí)，需要重新校正對(duì)齊字邊界。在收到K28.5字符后，通過重新調(diào)整恢復(fù)時(shí)鐘與字邊界的相位關(guān)系，當(dāng)前的數(shù)據(jù)被縮短或延長(zhǎng)，數(shù)據(jù)出現(xiàn)損壞，但K28.5字符之后的數(shù)據(jù)又重新對(duì)齊了字邊界［8］。

數(shù)據(jù)包傳輸格式如圖6所示，由數(shù)據(jù)包開始標(biāo)識(shí)符SOF、數(shù)據(jù)包結(jié)束標(biāo)識(shí)符EOF、32位的幀頭、32位的有效數(shù)據(jù)、字對(duì)齊字符K28.5及各自的校驗(yàn)字符組成。其中32位的有效數(shù)據(jù)可以通過幀頭的最高8位數(shù)據(jù)長(zhǎng)度由DSP從1到255自由配置。對(duì)每個(gè)32位的有效數(shù)而言，傳輸總是以最低8位開始，最高8位結(jié)束。校驗(yàn)字符由4個(gè)8位數(shù)據(jù)相加得到，溢出位自動(dòng)忽略，因此校驗(yàn)字符長(zhǎng)度也是8位。

然而，在每個(gè)32位的有效數(shù)據(jù)之后都要插入一個(gè)字節(jié)的校驗(yàn)字符，這也就意味著校驗(yàn)消耗了1/5的通信鏈路帶寬。同時(shí)，為了對(duì)齊正確的字邊界，在每個(gè)校驗(yàn)字符后面又插入了字對(duì)齊字符K28.5，連同校驗(yàn)字符一樣，消耗了有效的通信鏈路帶寬。但對(duì)于高速高可靠性的控制系統(tǒng)而已，這樣的協(xié)議開銷是值得的，也是必須的［9］。

4 EnDat協(xié)議內(nèi)核的FPGA實(shí)現(xiàn)

EnDat協(xié)議內(nèi)核為數(shù)字驅(qū)動(dòng)系統(tǒng)的反饋環(huán)提供快速高可靠性地位置值傳輸，為了使系統(tǒng)更加可靠，同時(shí)提供錯(cuò)誤檢測(cè)和診斷的功能。圖3所示為EnDat協(xié)議內(nèi)核的結(jié)構(gòu)圖，由時(shí)序控制模塊、發(fā)送模塊、接收模塊、時(shí)鐘生成模塊、相關(guān)寄存器及其與光纖通信內(nèi)核的邏輯接口模塊組成。

在內(nèi)核結(jié)構(gòu)圖的左側(cè)，是內(nèi)核與同步串行雙向接口的物理層接口信號(hào)，包括發(fā)送信號(hào)線、接收信號(hào)線、時(shí)鐘信號(hào)線及其各自的使能信號(hào)。在右側(cè)，則是與光纖通信內(nèi)核連接的并行接口，包括了各種控制信號(hào)，8位的地址總線，32位的數(shù)據(jù)總線。其中地址總線為8位寬度，對(duì)應(yīng)于傳輸數(shù)據(jù)包格式中有效數(shù)據(jù)的個(gè)數(shù)被限定在255以內(nèi)。

發(fā)送寄存器、模式指令寄存器和配置寄存器保存著待發(fā)送的數(shù)據(jù)。一旦觸發(fā)，這些數(shù)據(jù)被轉(zhuǎn)為串行數(shù)據(jù)流在時(shí)序控制模塊的控制下由發(fā)送模塊串行發(fā)送給編碼器，同時(shí)時(shí)鐘生成模塊生成所需個(gè)數(shù)的時(shí)鐘脈沖。接收模塊在時(shí)序控制下將串行的數(shù)據(jù)流進(jìn)行串并轉(zhuǎn)換，并將并行的數(shù)據(jù)，依據(jù)不同的含義，分配在3個(gè)寄存器中，同時(shí)更新狀態(tài)寄存器和中斷寄存器，并產(chǎn)生中斷或觸發(fā)信號(hào)給光纖通信內(nèi)核。

根據(jù) EnDat協(xié)議規(guī)范，采用5位的循環(huán)冗余檢驗(yàn)(CRC)碼來完成串行通信的數(shù)據(jù)校驗(yàn)功能。將接收到的CRC碼與之前接收到的串行數(shù)據(jù)流在本地生成的CRC碼進(jìn)行比較，即可檢驗(yàn)通信的正確與否。CRC校驗(yàn)可以檢測(cè)出數(shù)據(jù)傳輸中的所有單一錯(cuò)誤，是正確快速地獲取位置值的保證［10］。CRC校驗(yàn)結(jié)果保存在如圖3所示的狀態(tài)寄存器中。

圖3 EnDat協(xié)議內(nèi)核

5 系統(tǒng)位置獲取與傳輸機(jī)制

系統(tǒng)傳輸流程及位置獲取流程如圖4、圖5所示。本文位置獲取與傳輸系統(tǒng)中，最上層控制單元為DSP，所有的數(shù)據(jù)傳輸進(jìn)程都受其控制。數(shù)據(jù)傳輸按數(shù)據(jù)流的方向分為上行數(shù)據(jù)進(jìn)程和下發(fā)數(shù)據(jù)進(jìn)程。下發(fā)數(shù)據(jù)進(jìn)程即DSP向EnDat內(nèi)核下發(fā)各種配置數(shù)據(jù)的過程;上行數(shù)據(jù)進(jìn)程即DSP向位置獲取模塊發(fā)送請(qǐng)求位置數(shù)據(jù)的過程，在此詳細(xì)論述上行數(shù)據(jù)進(jìn)程，下行數(shù)據(jù)進(jìn)程與之類似，在此不再贅述。DSP下發(fā)請(qǐng)求位置數(shù)據(jù)命令，光纖通信內(nèi)核A收到觸發(fā)，發(fā)送請(qǐng)求數(shù)據(jù)字符K28.2即TTC特殊字符。經(jīng)過高速光纖通道，接收端光纖內(nèi)核B收到該特殊字符，立即啟動(dòng)EnDat內(nèi)核向位置編碼器的位置請(qǐng)求過程，完成后開始向模塊A按照?qǐng)D6所示的數(shù)據(jù)包格式發(fā)送位置數(shù)據(jù)及相關(guān)狀態(tài)信息，模塊A接收完畢數(shù)據(jù)，產(chǎn)生中斷，觸發(fā)DSP讀取數(shù)據(jù)開始處理過程。

6 樣機(jī)測(cè)試

位置獲取時(shí)序系統(tǒng)測(cè)試結(jié)果如圖7所示，為簡(jiǎn)便起見，模式指令選取無(wú)附加信息的位置值請(qǐng)求指令。從時(shí)序圖上可以清楚的看到位置值按照EnDat規(guī)定的時(shí)序傳輸，長(zhǎng)時(shí)間穩(wěn)定無(wú)誤。

數(shù)據(jù)包的傳輸時(shí)序如圖8所示，該圖由Altera公司的在線邏輯分析儀測(cè)試而來，從中可以明確地看到數(shù)據(jù)在狀態(tài)機(jī)的控制下按照?qǐng)D6的格式進(jìn)行傳輸，測(cè)試結(jié)果表明，數(shù)據(jù)傳輸正確，且長(zhǎng)時(shí)間測(cè)試無(wú)誤碼產(chǎn)生，傳輸穩(wěn)定可靠。

7 結(jié)束語(yǔ)

圖5 位置獲取流程

對(duì)位置獲取與傳輸系統(tǒng)的實(shí)現(xiàn)方案進(jìn)行了介紹，給出了若干關(guān)鍵技術(shù)的實(shí)現(xiàn)方案，詳細(xì)描述了光纖通信內(nèi)核以及EnDat通信協(xié)議內(nèi)核的原理結(jié)構(gòu)及其FPGA的實(shí)現(xiàn)方法。1.25Gbps的樣機(jī)測(cè)試結(jié)果表明系統(tǒng)工作穩(wěn)定，可以實(shí)現(xiàn)對(duì)編碼器位置值準(zhǔn)確高速地獲取與傳輸，滿足強(qiáng)實(shí)時(shí)性控制系統(tǒng)對(duì)位置反饋環(huán)高速高精度的要求，對(duì)于超精密運(yùn)動(dòng)控 制系統(tǒng)具有重要作用。

圖6 傳輸數(shù)據(jù)包格式

圖7 位置獲取時(shí)序

圖8 光纖傳輸數(shù)據(jù)包時(shí)序

［1］CHENG Xin，ZHOU Yunfei，HU Yongbing，et al.Synchronous measurement and control mechanism based on high-speed fiber channel link ［J］.China Mechanical Engineering，2011，22(19):2325-2330(in Chinese).［程鑫，周云飛，胡永兵，等.基于高速光纖鏈路的同步測(cè)控機(jī)制 ［J］.中國(guó)機(jī)械工程，2011，22(19):2325-2330.］

［2］SU Shaojing，GUO Xiye，ZHANG Shimeng，et al.Data acquisition system of ultra-high speed optical communication ［J］.Journal of Data Acquisition ＆ Processing，2007，22(3):374-377(in Chinese).［蘇紹璟，郭熙業(yè)，張世猛，等.超高速光纖通信數(shù)據(jù)采集系統(tǒng) ［J］.數(shù)據(jù)采集與處理，2007，22(3):374-377.］

［3］MIN Xiaoping，LU Da，HONG Hongrong.Implementation of highspeed optical communication system based on field programmable gates array(FPGA) ［J］.Journal of Xiamen University(Natural Science)，2007，46(4):491-495(in Chinese).［閔小平，陸達(dá)，洪鴻榕.基于現(xiàn)場(chǎng)可編程門陣列的高速光纖通信的實(shí)現(xiàn)［J］.廈門大學(xué)學(xué)報(bào) (自然科學(xué)版)，2007，46(4):491-495.］

［4］ZHOU Ping，WANG Meng.Design of a data collection system with high-speed transfer function ［J］.Fire Control Radar Technology，2009，38(2):53-59(in Chinese).［周萍，王萌.具有高速傳輸功能的數(shù)據(jù)采集板的設(shè)計(jì)［J］.火控雷達(dá)技術(shù)，2009，38(2):53-59.］

［5］XIA Yuwen.Verilog digital system design tutorial［M］.Beijing:Press of Beihang University，2008(in Chinese).［夏宇聞.Verilog數(shù)字系統(tǒng)設(shè)計(jì)教程［M］.北京:北京航空航天大學(xué)出版社，2008.］

［6］Roosevelt G，Roper W，Romanko T.Optimizing high speed serial communication using Honeywell Rad Hard SerDes［C］//NASA/ESA Conference on Adaptive Hardware and Systems，2011:215-219.

［7］CHEN Zhangjin，ZHONG Guohai，BIZhuo.A high speed 8B/10B encoder/decoder design based on low cost FPGA［J］.Microcomputer Information，2012，28(10):361-367(in Chinese).［陳章進(jìn)，鐘國(guó)海，畢卓.一種基于低成本FPGA的高速8B/10B編解碼器設(shè)計(jì) ［J］.微計(jì)算機(jī)信息，2012，28(10):361-367.］

［8］Haller I，Baruch Z F.High-speed clock recovery for low-cost FPGAs［C］//Design，Automation ＆ Test in Europe Confe-rence ＆ Exhibition，2010:610-613.

［9］LUO Fuyuan，ZHOU Yunfei，Yin Juan.Design and implementation of HSSL communication in distributed motion control system ［J］.Computer Engineering and Applications，2007，43(2):205-208(in Chinese).［羅福源，周云飛，尹涓.分布式運(yùn)動(dòng)控制系統(tǒng)HSSL通信設(shè)計(jì)與實(shí)現(xiàn) ［J］.計(jì)算機(jī)工程與應(yīng)用，2007，43(2):205-208.］

［10］ZHANG Shugang，ZHANG Suinan，HUANG Shitan.CRC parallel computation implementation on FPGA ［J］.Computer Techno-logy and Development，2007，17(2):56-62(in Chinese).［張樹剛，張遂南，黃士坦.CRC校驗(yàn)碼并行計(jì)算的FPGA實(shí)現(xiàn)［J］.計(jì)算機(jī)技術(shù)與發(fā)展，2007，17(2):56-62.］