吳 恒 楊東升 阮新波

（南京航空航天大學(xué)自動化學(xué)院航空電源重點(diǎn)實(shí)驗(yàn)室 南京 210016）

1 引言

由于能源危機(jī)和環(huán)境污染，可再生能源的利用越來越得到人們的重視，而并網(wǎng)逆變器作為可再生能源發(fā)電與電網(wǎng)的接口，起著將可再生能源發(fā)出的電能轉(zhuǎn)變?yōu)榻涣餍问较螂娋W(wǎng)輸送的重要作用，因此并網(wǎng)逆變器安全穩(wěn)定運(yùn)行對可再生能源的利用具有重要意義。

逆變器在并網(wǎng)運(yùn)行時(shí)，其輸出電壓被電網(wǎng)電壓鉗位，因此必須采用電流控制方式。電能質(zhì)量的相關(guān)國內(nèi)和國際標(biāo)準(zhǔn)要求并網(wǎng)逆變器饋入電網(wǎng)的電流接近正弦波，且各次諧波在一定范圍內(nèi)。同時(shí)，為了能夠控制逆變器向電網(wǎng)饋送的功率，就必須首先準(zhǔn)確地檢測出電網(wǎng)電壓的相位。通常采用鎖相環(huán)（Phase-Locked Loop, PLL）跟蹤單相電網(wǎng)的基波分量或三相電網(wǎng)的基波正序分量的相位來確定電網(wǎng)電壓的相位角。由于并網(wǎng)逆變器的電流基準(zhǔn)是利用鎖相環(huán)的輸出相位信息生成的，當(dāng)鎖相環(huán)輸出的相位信息存在脈動時(shí)，會導(dǎo)致電流基準(zhǔn)的波形畸變，進(jìn)而影響入網(wǎng)電流波形，無法滿足電能質(zhì)量的標(biāo)準(zhǔn)；更嚴(yán)重的是，當(dāng)鎖相不準(zhǔn)確時(shí)，可能導(dǎo)致入網(wǎng)電流反向，造成能量回灌，使逆變器母線電壓升高，并使逆變器開關(guān)器件承受過大的電壓應(yīng)力而損壞。因此，鎖相環(huán)的性能在并網(wǎng)逆變器的控制中起到至關(guān)重要的作用。

在三相系統(tǒng)中，鎖相環(huán)的目標(biāo)是快速準(zhǔn)確地得到三相電網(wǎng)電壓的基波正序分量。目前較常采用的方法是同步旋轉(zhuǎn)坐標(biāo)系法（Synchronous Reference Frame PLL, SRF-PLL），該方法通過坐標(biāo)變換將三相電壓變換到 dq坐標(biāo)系，并通過控制 q軸上的電壓uq為零來實(shí)現(xiàn)鎖相。當(dāng)三相電網(wǎng)電壓為理想時(shí)，該方法可以快速準(zhǔn)確地得到鎖相結(jié)果。但是當(dāng)三相電網(wǎng)電壓發(fā)生畸變時(shí)，三相電壓中會存在基波負(fù)序分量、零序分量和諧波分量，它們會在uq中引入不同頻率的脈動，進(jìn)而造成鎖相誤差。雖然可以通過降低控制環(huán)路帶寬的方法來抑制脈動，但由于其最低頻率是由基波負(fù)序分量引起的兩倍工頻，因此要將鎖相環(huán)的帶寬取得很低才能取得較好的脈動抑制效果，這將會嚴(yán)重影響系統(tǒng)的動態(tài)性能。所以同步旋轉(zhuǎn)坐標(biāo)系法在三相電網(wǎng)電壓存在畸變時(shí)，無法兼顧穩(wěn)態(tài)性能和動態(tài)性能[1,2]。

為了提高在非理想電網(wǎng)下鎖相環(huán)的性能，國內(nèi)外許多學(xué)者進(jìn)行了大量的研究。為了消除基波負(fù)序分量造成的低頻脈動，文獻(xiàn)[3,4]提出了解耦的雙旋轉(zhuǎn)坐標(biāo)系法（Decoupled Double Synchronous Reference Frame PLL, DDSRF-PLL）。該方法通過雙旋轉(zhuǎn)坐標(biāo)系將正負(fù)序分量進(jìn)行分離并消除了負(fù)序分量，對于不平衡的三相電網(wǎng)有著很好的鎖相效果。但對低次諧波分量引起的相位脈動，該方法仍然需要通過降低鎖相環(huán)的帶寬來抑制，因此其動態(tài)性能依然受到限制。文獻(xiàn)[5,6]提出了基于廣義二階積分環(huán)節(jié)的鎖相環(huán)（Second Order Generalized Integrators, SOGI），它首先采用帶通濾波器濾除三相電壓中的諧波成分，再通過對稱分量法對基波分量進(jìn)行分解，在得到基波正序分量后再鎖相。該方法的主要難點(diǎn)是帶通濾波器Q值的選?。喝鬛值高，則濾波器的選擇能力強(qiáng)，即只允許基波分量通過，對諧波的衰減能力強(qiáng)，但這也使得鎖相環(huán)的魯棒性變差，同時(shí)也降低了其動態(tài)性能；如果Q值低，魯棒性和動態(tài)性能好，但對低次諧波的衰減能力差。因此仍然需要在穩(wěn)態(tài)性能和動態(tài)性能之間做出折中。文獻(xiàn)[7-9]提出了基于串聯(lián)信號延遲對消法的鎖相環(huán)（Cascaded Delayed Signal Cancellation PLL, CDSC-PLL），其主要思想是利用延時(shí)半個(gè)周期的正弦信號與原信號疊加能夠正負(fù)抵消的特性，來消除由于基波負(fù)序分量以及諧波分量在uq中引起的脈動。文中提出的延時(shí)對消算子（Delayed Signal Cancellation Operator,DSCn）本質(zhì)上是一個(gè)周期性的陷波濾波器，可以一次濾除多個(gè)頻率的諧波，大大簡化了算法，與其他鎖相方法相比有著較大的優(yōu)越性。但文獻(xiàn)[7-9]中對于所有諧波都采用延遲對消算子來濾除，當(dāng)諧波次數(shù)較多的時(shí)候，其實(shí)現(xiàn)方案仍然較為復(fù)雜。本文在此基礎(chǔ)上對延遲對消算子進(jìn)行了優(yōu)化選擇，在保證系統(tǒng)鎖相精度和動態(tài)性能的前提下減少了延遲對消算子的數(shù)量，從而減少了延遲時(shí)間，簡化了鎖相算法。

上述文獻(xiàn)主要著眼于消除三相不平衡和低次諧波對鎖相造成的影響，而忽略了高次諧波。而隨著新能源發(fā)電裝置接入電網(wǎng)的容量越來越大，電網(wǎng)中高次諧波的影響也不可忽略[10]，因此本文在串聯(lián)信號延遲對消法的基礎(chǔ)上，提出了一種二型三階的調(diào)節(jié)器，該調(diào)節(jié)器與傳統(tǒng)的調(diào)節(jié)器相比，對高次諧波的抑制能力大大增強(qiáng)了。同時(shí)，由于該調(diào)節(jié)器的參數(shù)較多，通過傳統(tǒng)試湊的方法很難得到一個(gè)優(yōu)化的結(jié)果。針對這一問題，本文還提出了一種根據(jù)系統(tǒng)相位裕度和諧波抑制要求直接計(jì)算出調(diào)節(jié)器參數(shù)的方法，避免了反復(fù)試湊。

本文首先建立了同步旋轉(zhuǎn)坐標(biāo)系法的數(shù)學(xué)模型，說明了該方法在三相畸變電網(wǎng)下存在鎖相誤差的原因。然后介紹了延遲對消算子消除諧波的原理并優(yōu)化選擇了延遲對消算子。為了消除高次諧波對鎖相造成的影響，本文接著提出了一種二型三階的調(diào)節(jié)器，并給出了一種根據(jù)系統(tǒng)相位裕度和諧波抑制要求直接計(jì)算出調(diào)節(jié)器參數(shù)的方法，同時(shí)給出了閉環(huán)設(shè)計(jì)實(shí)例。最后通過實(shí)驗(yàn)驗(yàn)證了理論分析的正確性和閉環(huán)設(shè)計(jì)的有效性。本文提出的二型三階調(diào)節(jié)器和閉環(huán)設(shè)計(jì)思路同樣也可以應(yīng)用到別的鎖相算法中去。

2 同步旋轉(zhuǎn)坐標(biāo)系法

首先分析三相電網(wǎng)電壓為理想時(shí)的情況，此時(shí)電網(wǎng)電壓只含有基波正序分量。其時(shí)域表達(dá)式為式中，ω是電網(wǎng)電壓的角頻率。令θ=ωt，顯然，由于三相對稱，只要求出 a相電壓的相角 θ，即可很容易地求出其他兩相電壓的相角。

對于三相電網(wǎng)電壓，一種更直觀的表示方法是通過abc坐標(biāo)系下的綜合矢量來表示。綜合矢量定義為

由式（2）可以看到，綜合矢量是一個(gè)以U1+為模，以角速度ω逆時(shí)針旋轉(zhuǎn)的旋轉(zhuǎn)矢量。如圖1所示。從圖中可以看到，要得到的相角θ就是綜合矢量 U1+與 a軸的夾角。盡管 θ是客觀存在的，但是無法通過直接的方法得到 θ，因此常用的方法是通過abc到dq坐標(biāo)變換構(gòu)造一個(gè)與綜合矢量旋轉(zhuǎn)角速度相同的dq坐標(biāo)系，如圖2所示。此時(shí)該綜合矢量相對于dq坐標(biāo)系靜止，當(dāng)綜合矢量的相角θ與dq坐標(biāo)系的相角θ1相同時(shí)，綜合矢量在q軸上分量uq為零。所以可以通過控制uq為零來實(shí)現(xiàn)鎖相。

圖1 abc坐標(biāo)系及綜合矢量U1+Fig.1 abc frame and rotating voltage vector U1+

圖2 abc到dq坐標(biāo)系變換Fig.2 abc to dq transformation

坐標(biāo)變換具體實(shí)現(xiàn)分為兩步，分別為abc到αβ變換和αβ到dq變換，其變換矩陣分別為

當(dāng)三相電網(wǎng)電壓為理想時(shí)，其經(jīng)過abc到dq變換得到的電壓uq和ud為

該結(jié)果也可以從圖2中直觀地看出，而當(dāng)鎖相成功時(shí)，有θ=θ1，則uq=0，在實(shí)際物理實(shí)現(xiàn)時(shí)需要通過控制uq為零來實(shí)現(xiàn)鎖相，則控制框圖如圖3所示。圖中虛框部分是校正環(huán)節(jié)，為了保證整個(gè)環(huán)路是負(fù)反饋，需要在校正環(huán)節(jié)中加一個(gè)–1。

圖3 系統(tǒng)的控制框圖Fig.3 Block diagram of the system

上面的討論均是基于三相電網(wǎng)電壓為理想這一前提，而實(shí)際中三相電網(wǎng)電壓存在著不同程度的畸變。三相電網(wǎng)電壓的畸變主要表現(xiàn)為三相電壓不平衡、存在諧波。在此首先討論不平衡的情況。

根據(jù)對稱分量法，不平衡的三相電壓可以分解為正序、負(fù)序和零序分量。由于零序分量可以被坐標(biāo)變換所消除，對鎖相不會造成影響，因此在此僅考慮負(fù)序分量?；ㄘ?fù)序分量的時(shí)域表達(dá)式為

當(dāng)存在負(fù)序分量時(shí)，綜合矢量除了逆時(shí)針旋轉(zhuǎn)的基波正序分量外，還有順時(shí)針旋轉(zhuǎn)的基波負(fù)序分量，如圖4所示。從圖中可以看出，該負(fù)序分量相對于dq坐標(biāo)系是以2ω的角頻率順時(shí)針旋轉(zhuǎn)的，因此變換到 dq坐標(biāo)系中會在 uq中引入 2ω的交流分量。具體表達(dá)式為

可見，輸出相角θ1中含有兩倍工頻的交流脈動，顯然，θ1≠θ。

同理，對于存在諧波時(shí)做同樣的分析可以得到類似的結(jié)果：h次諧波正序分量會在uq中引入角頻率為(h-1)ω 的交流分量，h次諧波負(fù)序分量會在uq中引入角頻率為(h+1)ω 的交流分量。此時(shí)同樣無法通過直接控制uq為0來實(shí)現(xiàn)鎖相。

圖4 存在基波負(fù)序分量的abc到dq變換Fig.4 abc to dq transformation with fundamental negative-sequence component

從上面的分析可以看出：當(dāng)電網(wǎng)電壓存在畸變時(shí)，電壓綜合矢量通過坐標(biāo)變換變換到 dq坐標(biāo)系后，uq不再是直流量，而是直流量疊加上不同頻率的交流分量，而這些交流分量是造成鎖相偏差的主要原因。雖然可以通過降低控制環(huán)路的帶寬來抑制這些交流分量，但由于交流分量中的最低頻率是基波負(fù)序分量引入的兩倍工頻（即100Hz），因此需要將鎖相環(huán)的帶寬設(shè)置得非常低（10Hz以下）才能取得比較好的抑制效果，而這勢必會大大降低系統(tǒng)的動態(tài)性能。

3 串聯(lián)信號延遲對消法

由上節(jié)的討論可知，通過降低帶寬的手段來抑制uq中的交流量會影響系統(tǒng)的動態(tài)性能。而本節(jié)將討論的串聯(lián)信號延遲對消法則是一種在不降低系統(tǒng)帶寬的前提下抑制基波負(fù)序分量和諧波分量的方法?；谶@種方法來設(shè)計(jì)的鎖相環(huán)在其動態(tài)性能和穩(wěn)態(tài)性能均達(dá)到令人滿意的效果。

3.1 延遲對消算子的原理

延遲對消算子的本質(zhì)思想是：對于一個(gè)直流量中疊加了交流量的信號，將該信號延遲特定的時(shí)間與原信號相加再除以 2就可以消除其中的交流信號，而對直流量的大小沒有影響。如圖5所示，具體的延遲對消算子的數(shù)學(xué)表達(dá)式為

圖5 信號延遲對消算子消除信號中的交流分量Fig.5 Demonstration of how DSC operator eliminates the AC component in the signal

uq中的脈動是不同頻率的交流量的疊加，對于其中特定頻率的交流量，可以寫成

為了用 DSCn算子消除該次諧波，即DSCn(f(t))=0，顯然只要cos(hπ/n)=0，即

對于特定的h次諧波，根據(jù)式（12）可以解出合適的延遲系數(shù)n，即可通過DSCn算子來消除該次諧波。

3.2 延遲對消算子的優(yōu)化選擇

對于三相電網(wǎng)電壓而言，諧波一般為 6k±1次（k=0, 1, 2, …, n）[11]。由3.1節(jié)的討論可知，對于每一次諧波，都可以根據(jù)式（12）計(jì)算出所需要的延遲系數(shù) n，具體結(jié)果見表 1（諧波抑制考慮到 41次），其中h(abc) 表示在abc坐標(biāo)系下的諧波次數(shù)，h(dq) 表示相應(yīng)變換到dq坐標(biāo)系下的諧波次數(shù)。從表1可以發(fā)現(xiàn)，由于正弦信號的周期性，一個(gè)DSCn算子可以消除多次諧波，所以沒有必要每次諧波都配備一個(gè)DSCn算子，這就大大減少了需要的DSCn算子的數(shù)目。

表1 消除各次諧波所需要的延遲環(huán)節(jié)Tab.1 The DSC operators needed to eliminate harmonics

當(dāng)電網(wǎng)電壓發(fā)生畸變時(shí)，如果完全用信號延遲對消算法來消除uq中的交流量，需要的信號延遲對消算子分別為：DSC4、DSC8、DSC16和 DSC24[7-9]。實(shí)現(xiàn)該算法所需要的延時(shí)為 T/4+T/8+T/16+T/24≈0.5T=10ms，其延時(shí)時(shí)間較長，程序所占用的存儲空間也較大。

進(jìn)一步觀察表1可以發(fā)現(xiàn)，如果用信號延遲對消算法消除 uq中 18次以下的脈動，只需要 DSC4和DSC24兩個(gè)算子即可。而18次以上的脈動屬于高次諧波，完全可以通過控制環(huán)路本身來濾除，而對系統(tǒng)的動態(tài)性能影響不大。綜合系統(tǒng)動態(tài)性能和算法實(shí)現(xiàn)復(fù)雜度的考慮，本文采用 DSC4和 DSC24兩個(gè)算子串聯(lián)消除uq中18次以下的脈動，18次以上的脈動則通過設(shè)計(jì)控制環(huán)路來濾除。則控制框圖如圖6所示。此時(shí)算法所需要的延時(shí)約為5.8ms，與文獻(xiàn)[9]中的方案相比減少了延時(shí)，同時(shí)也簡化了程序。

圖6 加入串聯(lián)延遲對消算子后的控制框圖Fig.6 Block diagram of system with DSC operators

由于信號延遲對消算子中存在延時(shí)環(huán)節(jié)，在控制環(huán)路中會引入相角的滯后，會對控制環(huán)路的設(shè)計(jì)帶來不利的影響。為了避免這種影響，可以將信號延遲對消算子等效地變換到αβ坐標(biāo)系中[9]，即

變換后的等效控制框圖如圖7所示，此時(shí)信號延遲對消算子起到了一個(gè)前置濾波器的作用，可以有效地消除電網(wǎng)電壓不平衡和存在低次諧波對鎖相造成的偏差，并且對控制環(huán)路的相位裕度沒有影響。

圖7 將延遲對消算子變換到αβ坐標(biāo)系中的控制框圖Fig.7 Block diagram of system with DSC operators transformed into αβ frame

4 控制環(huán)路的設(shè)計(jì)

4.1 二型三階調(diào)節(jié)器的提出

當(dāng)三相電網(wǎng)電壓為理想時(shí)，有 uq=U1+sin(θ-θ1)，當(dāng)系統(tǒng)進(jìn)入穩(wěn)態(tài)，有 θ≈θ1，則 uq=U1+sin(θ-θ1)≈U1+(θ-θ1)，可以將圖3進(jìn)行線性化為圖8。

29個(gè)不同品種的棗葉均采集于新疆阿拉爾市(東經(jīng)81°17′41. 61″，北緯40°32′23. 50″)塔里木大學(xué)園藝試驗(yàn)站紅棗資源圃內(nèi)多年生的棗樹葉片(見表1)，經(jīng)植物科學(xué)學(xué)院吳翠云教授鑒定為鼠李科棗屬植物葉片。采集時(shí)間為2016年6月，采集的樣品經(jīng)50℃干燥恒重后粉碎，過40目篩，密封，室溫儲藏備用(已留樣保存)。

圖8 線性化后的的控制框圖Fig.8 Linearized block diagram of system

而鎖相的本質(zhì)是要求輸出相角θ1無靜差地跟蹤電網(wǎng)電壓的相角 θ，為了使得控制環(huán)路的物理意義更為明確，以θ為輸入，θ1為輸出對圖8所示的方框圖進(jìn)行等效變換，可以得到圖9。

圖9 控制框圖8的等效變換Fig.9 Equivalent block diagram of Fig.8

由于θ(s) 是從0線性上升到2π，再回到0，如此周期反復(fù)。可認(rèn)為θ(s) 是斜坡函數(shù)，要對斜坡函數(shù)進(jìn)行無靜差跟蹤，則 Gc(s) 必須是二型系統(tǒng)，傳統(tǒng)的調(diào)節(jié)器設(shè)計(jì)方法是將Gc(s) 設(shè)計(jì)為一個(gè)PI調(diào)節(jié)器加上一個(gè)積分環(huán)節(jié)[12,13]，即

而當(dāng)三相電網(wǎng)電壓非理想的時(shí)候，雖然可以通過串聯(lián)信號延遲對消算子消除電壓不平衡和低次諧波對鎖相造成的偏差，但電網(wǎng)電壓的高次諧波仍然需要通過控制環(huán)路本身來濾除。而傳統(tǒng)的調(diào)節(jié)器如式（14）所示，在高頻處是-20dB/10倍頻程下降的，對高次諧波的抑制能力較差，為了提高調(diào)節(jié)器對高次諧波的抑制能力，本文對調(diào)節(jié)器進(jìn)行了改進(jìn)，在高頻處加入一個(gè)極點(diǎn)，如式（15）所示。

圖 10給出了加入高頻極點(diǎn)和未加入高頻極點(diǎn)的調(diào)節(jié)器的伯德圖對比。

圖10 調(diào)節(jié)器的伯德圖Fig.10 Bode diagram of the controller

從圖10可以看出，當(dāng)在調(diào)節(jié)器中加入高頻極點(diǎn)后，系統(tǒng)在高頻處是-40dB/10倍頻程下降的，對高次諧波的抑制能力大大增強(qiáng)了，但加入極點(diǎn)的同時(shí)也會對系統(tǒng)相位裕度造成惡劣的影響。在實(shí)際設(shè)計(jì)調(diào)節(jié)器時(shí)，調(diào)節(jié)器本身參數(shù)較多且互相影響，而人們既希望其對高次諧波有較強(qiáng)的抑制能力，又希望其能有足夠的相位裕度，同時(shí)還希望系統(tǒng)的帶寬能盡量高以獲得較好的動態(tài)性能。而通過傳統(tǒng)的參數(shù)試湊的設(shè)計(jì)方法很難同時(shí)滿足這些要求，下面就給出一種調(diào)節(jié)器參數(shù)的設(shè)計(jì)方法，根據(jù)系統(tǒng)的性能指標(biāo)要求進(jìn)行相應(yīng)的計(jì)算，直接得出一個(gè)優(yōu)化的結(jié)果，避免了反復(fù)試湊。

4.2 調(diào)節(jié)器參數(shù)設(shè)計(jì)的詳細(xì)步驟

從式（15）可以看出，Gc(s) 包含三個(gè)環(huán)節(jié)：積分環(huán)節(jié)1/s，PI環(huán)節(jié)Kp+Ki/s以及一階低通濾波環(huán)節(jié)1/(T1s+1)。圖11給出了這三個(gè)環(huán)節(jié)的伯德圖。

PI調(diào)節(jié)器的轉(zhuǎn)折頻率為 fL1和一階低通濾波環(huán)節(jié)的轉(zhuǎn)折頻率為fL2分別為

圖11 Gc(s) 三個(gè)環(huán)節(jié)的伯德圖Fig.11 Bode diagram of three components in Gc(s)

先討論P(yáng)I調(diào)節(jié)器的轉(zhuǎn)折頻率fL1和Gc(s) 截止頻率 fc的關(guān)系。若fL1＞fc，則在截止頻率fc處，PI調(diào)節(jié)器引入的負(fù)相移大于 45°，而積分環(huán)節(jié)的相角始終是-90°，同時(shí)一階低通濾波環(huán)節(jié)的相角始終是負(fù)的，那么系統(tǒng)的相位裕度一定小于 45°。所以要保證相位裕度大于45°時(shí)，必須按照fL1＜fc來設(shè)計(jì)。

因?yàn)?fL1＜fc，而 Ki對高于 fL1頻率段的系統(tǒng)的幅頻特性影響很小，所以在截止頻率處PI調(diào)節(jié)器可以近似為一個(gè)比例環(huán)節(jié)Kp。由于在截止頻率處系統(tǒng)環(huán)路增益幅值為1，由式（15）可得

為了通過控制環(huán)路來濾除高次諧波，則該控制環(huán)路對高次諧波的增益是有要求的，假設(shè)要求該系統(tǒng)對電網(wǎng)電壓h次諧波增益小于a%，則有

最后，對于一個(gè)控制系統(tǒng)，根據(jù)相位裕度的要求，則有

將式（18）代入式（19），可以得到T1的取值下限，即

由式（20）和式（24）可以知道：盡管系統(tǒng)的相位裕度由T1、fc、Kp和Ki共同決定，但T1的取值有一個(gè)上限，當(dāng)T1的取值超過由式（24）所確定的上限時(shí)，無論怎樣設(shè)計(jì)fc、Kp和Ki都不可能滿足系統(tǒng)的相位裕度要求。

由式（21）和式（24）可以畫出T1和fc的可選域，如圖12所示（相關(guān)參數(shù)在第4.3節(jié)給出）。圖12的物理意義是很明確的，T1越大，一階低通濾波環(huán)節(jié)的轉(zhuǎn)折頻率fL2就越小，控制環(huán)路對高次諧波的抑制能力就越強(qiáng)，相應(yīng)地，在截止頻率處引入的負(fù)相移也越大，系統(tǒng)的相角也會更惡劣。所以要在相位裕度和諧波抑制能力之間做一個(gè)權(quán)衡。又因?yàn)橄Ｍ到y(tǒng)的動態(tài)響應(yīng)速度快，所以在滿足相位裕度和諧波抑制約束要求的前提下，fc取越大越好。

由圖 12可以確定 T1和 fc，再根據(jù)式（18），可以解出Kp，即

Ki越大，系統(tǒng)低頻增益越大，穩(wěn)態(tài)性能越好，但相應(yīng)地PI調(diào)節(jié)器的轉(zhuǎn)折頻率越大，在截止頻率處引入的負(fù)相移也越大，系統(tǒng)的相位裕度就越小。本文設(shè)計(jì)的原則是在滿足相位裕度的前提下 Ki取越大越好。

4.3 設(shè)計(jì)實(shí)例

上面給出了控制環(huán)路設(shè)計(jì)的詳細(xì)步驟，下面根據(jù)本文的具體參數(shù)，給出一個(gè)設(shè)計(jì)實(shí)例。本文設(shè)計(jì)控制環(huán)路時(shí)，綜合動態(tài)性能和穩(wěn)態(tài)性能的要求，取PM=45°。根據(jù)表1可知，從24次諧波開始以后的高次諧波需要用控制環(huán)路本身來濾除，所以取fh=24f =1 200Hz，同時(shí)取 a%=10%。由式（21）和式（24）可以畫出T1和fc的可選域，如圖12所示。

圖12 T1和fc的可選域Fig.12 The possible region of T1 and fc

因?yàn)橄Ｍ到y(tǒng)有較快的動態(tài)響應(yīng)，所以在滿足相位裕度和諧波抑制約束要求的前提下，fc取越大越好。根據(jù)圖 1 2，取 fc=300Hz，T1=4.8×10-4。根據(jù)式（25）可以求出Kp=2.77×103。根據(jù)式（26）可以求出1 .13× 1 05，由于Ki越大，低頻增益越大，系統(tǒng)的穩(wěn)態(tài)性能越好，所以在此取Ki=1.13×105。

根據(jù)以上控制參數(shù)，可以畫出Gc(s) 的伯德圖，如圖13所示。對設(shè)計(jì)出的Gc(s) 進(jìn)行校核，計(jì)算得出 Gc(s) 的相位裕度為 46.6°，閉環(huán)傳遞函數(shù)在 24次諧波處的增益為 10.8%，與設(shè)計(jì)指標(biāo)相比較，誤差較小，可以看出本文提出的設(shè)計(jì)方法可以快速準(zhǔn)確地得到滿足設(shè)計(jì)要求的閉環(huán)參數(shù)而不需要反復(fù)試湊。

圖13 設(shè)計(jì)調(diào)節(jié)器的伯德圖Fig.13 Bode diagram of the designed controller

5 實(shí)驗(yàn)驗(yàn)證

為了驗(yàn)證上述理論分析的正確性和閉環(huán)設(shè)計(jì)方法的有效性，在實(shí)驗(yàn)室搭建了硬件平臺進(jìn)行了實(shí)驗(yàn)驗(yàn)證。系統(tǒng)的硬件框圖如圖14所示，即三相電網(wǎng)電壓經(jīng)過調(diào)理電路，由A-D采樣后送入DSP，在DSP中進(jìn)行鎖相運(yùn)算，最后通過D-A輸出鎖相結(jié)果。其中電壓檢測采用電壓霍爾 HNV025A，A-D采用Maxim公司的 max1324,DSP采用 TI公司的TMS320F2812，D-A采用DAC7624。通過AC source（Chroma 6590）來產(chǎn)生畸變的三相電網(wǎng)電壓。

圖14 系統(tǒng)硬件結(jié)構(gòu)框圖Fig.14 Block diagram of the prototype

圖15給出了三相電壓不平衡時(shí)的鎖相結(jié)果，實(shí)驗(yàn)參數(shù)如下：Ua:1pu(0°)，Ub:1(pu)(-190°)，Uc:0.2(pu)(-240°)。從圖 15中可以看到，當(dāng)三相電網(wǎng)電壓不平衡時(shí)，基波負(fù)序分量會在uq中引入二倍基波頻率的脈動。對于同步旋轉(zhuǎn)坐標(biāo)系法，在不降低帶寬的情況下是無法抑制該脈動的，最終會在輸出的相角中反映出兩倍工頻的脈動，使得鎖相輸出有很大誤差。而加入了信號延遲對消算子后，由于其對uq中的二倍工頻脈動有很強(qiáng)的抑制能力，最終輸出相角可以很好地跟蹤基波正序分量的相角。

圖15 三相電壓不平衡的實(shí)驗(yàn)結(jié)果Fig.15 Experimental results with grid voltage unbalanced

圖16給出了電網(wǎng)電壓存在諧波時(shí)的鎖相結(jié)果，為了驗(yàn)證所提出的二型三階調(diào)節(jié)器能有效地抑制高次諧波對鎖相的影響，在實(shí)驗(yàn)中特意加大了高次諧波的含量。具體實(shí)驗(yàn)參數(shù)見表 2。從實(shí)驗(yàn)結(jié)果可以看出：未加入一階低通濾波環(huán)節(jié)時(shí)，盡管串聯(lián)延遲對消環(huán)節(jié)對低次諧波抑制能力較強(qiáng)，但由于鎖相環(huán)路對高次諧波抑制能力較差，使得輸出相角θ中會含有高頻的脈動，從而導(dǎo)致進(jìn)網(wǎng)電流參考iref中也會含有高頻的脈動，進(jìn)而會影響入網(wǎng)電流質(zhì)量。而加入了一階低通濾波環(huán)節(jié)后，大大加強(qiáng)了對高次諧波的抑制能力，進(jìn)而可以得到理想的鎖相結(jié)果。

圖16 三相電壓存在諧波情況下的實(shí)驗(yàn)結(jié)果Fig.16 Experimental results with grid voltage consists of harmonic components

表2 三相電壓存在諧波時(shí)實(shí)驗(yàn)參數(shù)Tab.2 Experimental parameters of grid voltage consists of harmonic components

圖17給出的是鎖相環(huán)動態(tài)實(shí)驗(yàn)，圖17a給出的是電網(wǎng)電壓下跳實(shí)驗(yàn)，在10ms時(shí)，Uc的電壓從1(pu)下跳至0.2(pu)，圖17b給出的是電網(wǎng)電壓上跳實(shí)驗(yàn)，在30ms時(shí)，Uc的電壓從0.2(pu)上跳至1(pu)。從實(shí)驗(yàn)結(jié)果可以看出：由于基于串聯(lián)信號延遲對消法設(shè)計(jì)的鎖相環(huán)通過算法來消除低次諧波，因此控制環(huán)路的帶寬可以做得較高，動態(tài)響應(yīng)也較快，從實(shí)驗(yàn)上來看約為10ms左右。

圖17 鎖相環(huán)動態(tài)實(shí)驗(yàn)結(jié)果Fig.17 Experimental results of the dynamic performance of the PLL

6 結(jié)論

本文通過優(yōu)化選擇延遲對消算子消除了三相電壓不平衡和低次諧波對鎖相的影響。在此基礎(chǔ)上，提出了一種二型三階的調(diào)節(jié)器來消除電網(wǎng)電壓中的高次諧波。同時(shí)也給出了基于系統(tǒng)相位裕度，諧波抑制要求的閉環(huán)參數(shù)設(shè)計(jì)方法，采用該方法可以根據(jù)系統(tǒng)的性能指標(biāo)快速準(zhǔn)確地計(jì)算出優(yōu)化的閉環(huán)參數(shù)，而不需要反復(fù)試湊。最后通過實(shí)驗(yàn)驗(yàn)證了理論分析的有效性。本文提出的二型三階調(diào)節(jié)器和閉環(huán)設(shè)計(jì)思路同樣也可以應(yīng)用到別的鎖相方法中。

[1] Chung S K. Phase-locked loop for grid-connected three-phase power conversion systems[J]. IEE Proceedings-Electric Power Applications, 2000, 147(3):213-219.

[2] Blaabjerg F, Teodorescu R, Liserre M, et al.Overview of control and grid synchronization for distributed power generation systems[J]. IEEE Transactions on Power Electronics, 2006, 53(5):1398-1408.

[3] Rodríguez P, Pou J, Bergas J, et al. Decoupled double synchronous reference frame PLL for power converters control[J]. IEEE Transactions on Power Electronics, 2007, 22(2): 584-592.

[4] 王顥雄, 馬偉明, 肖飛, 等. 雙 dq變換軟件鎖相環(huán)的數(shù)學(xué)模型研究[J]. 電工技術(shù)學(xué)報(bào), 2011, 26(7):237-241.Wang Haoxiong, Ma Weiming, Xiao Fei, et al. Study of model of software phase locked-loop basedon dual-dq synchronous transform[J]. Transactions of China Electrotechnical Society, 2011, 26(7): 237-241.

[5] Rodriguez P, Luna A, Ciobotaru M, et al. Blaabjerg.Advanced grid synchronization system for power converters under unbalanced and distorted operating conditions[C]. In Proc. 32nd Annunnal Conference IEEE Industry Electronics, 2006, 5173-5178.

[6] Pedro Rodríguez, Alvaro Luna, Ignacio Candela, et al.Multiresonant frequency-locked loop for grid synchronization of power converters under distorted grid conditions[J]. IEEE Transcations on Industrial Electronics, 2011, 58(1): 127-138.

[7] Francisco A S Neves, Marcelo Cabral Cavalcanti,Helber Elias Paz de Souza, et al. A generalized delayed signal cancellation method for detecting fundamental-frequency positive-sequence three-phase signals[J]. IEEE Transcations on Power Electronics,2010, 25(3): 1816-1825.

[8] Wang Yifei, Li Yunwei. Analysis and digital implementation of cascaded delayed-signal-cancellation PLL[J]. IEEE Transcations on Power Electronics,2011, 26(4): 1067-1080.

[9] Wang Yifei, Li Yunwei. Grid synchronization PLL based on cascaded delayed signal cancellation[J].IEEE Transcations on Power Electronics, 2011, 26(7):1987-1997.

[10] 王學(xué)華, 阮新波, 劉尚偉．抑制電網(wǎng)背景諧波影響的并網(wǎng)逆變器控制策略[J]．中國電機(jī)工程學(xué)報(bào),2011, 31(6): 7-14.Wang Xuehua, Ruan Xinbo, Liu Shangwei. Control strategy for grid-connected inverter to suppress current distortion effected by background harmonics ingrid voltage[J]. Proceedings of the CSEE, 2011,31(6): 7-14.

[11] Timothyl. Skvarenina. The power electronics handbook[M]. Florida: CRC Press, 2002.

[12] Guo Xiaoqiang, Wu Weiyang, Chen Zhe, Multiplecomplex coefficient-filter-based phase-locked loop and synchronization technique for three-phase gridinterfaced converters in distributed utility networks[J].IEEE Transcations on Power Electronics, 2011, 58(4):1194-1204.

[13] Helber E P de Souza, Fabrício Bradaschia, Francisco A S Neves, et al. A method for extracting the fundamental frequency positive sequence voltage vector based on simple mathematical transformations[J]. IEEE Transcations on Industrial Electronics, 2009,59(5): 1539-1547.