翟羽佳，王 奎

（1.船舶重工集團(tuán)公司723所，揚(yáng)州225001；2.中國(guó)航天科工集團(tuán)8511所，南京210007）

0 引 言

在現(xiàn)代電子對(duì)抗中，寬帶數(shù)字接收機(jī)的重要性越來(lái)越多地被顯示出來(lái)。隨著雷達(dá)技術(shù)的不斷發(fā)展，傳統(tǒng)接收機(jī)已經(jīng)無(wú)法滿足對(duì)帶寬越來(lái)越寬的新型雷達(dá)信號(hào)的接收需要。針對(duì)現(xiàn)代雷達(dá)的信號(hào)特征，接收機(jī)必須具有足夠?qū)挼妮斎霂捀采w范圍、大的瞬時(shí)動(dòng)態(tài)范圍、較高的頻率分辨率以及對(duì)高密集度信號(hào)的高速實(shí)時(shí)處理能力［1］?；诂F(xiàn)場(chǎng)可編程門(mén)陣列（FPGA）的寬帶數(shù)字接收機(jī)使得這一需要變得切實(shí)可行，而信道化技術(shù)的應(yīng)用更使得系統(tǒng)可以擁有更高的靈敏度、更高的信道一致性以及處理同時(shí)到達(dá)的多信號(hào)的能力（前提是信道能將這些信號(hào)區(qū)分開(kāi)來(lái)）［2－3］。同時(shí)，基于FPGA 的寬帶數(shù)字信道化接收機(jī)擁有更小的體積、更輕的質(zhì)量，因此，同等條件下，它可以接收更多通道的信號(hào)來(lái)適應(yīng)更加廣泛的需求。

1 數(shù)字信道化接收機(jī)原理

數(shù)字接收機(jī)接收微波前端下變頻處理過(guò)的模擬中頻信號(hào)后，經(jīng)過(guò)帶通采樣，再對(duì)采樣數(shù)據(jù)進(jìn)行信道化處理，然后對(duì)信道化之后的數(shù)據(jù)進(jìn)行信號(hào)檢測(cè)，并計(jì)算頻率、幅度、相位、脈寬、到達(dá)時(shí)間等參數(shù)，最后對(duì)這些參數(shù)信息編碼得到脈沖描述字（PDW）碼。在電子戰(zhàn)數(shù)字化偵察接收機(jī)中，信道化處理是最重要、最復(fù)雜的環(huán)節(jié)之一，與之對(duì)應(yīng)的模擬處理環(huán)節(jié)就是濾波器組。因此，數(shù)字信道化可以看成是一個(gè)數(shù)字濾波器組的濾波過(guò)程［2］。相對(duì)于模擬濾波器組而言，數(shù)字濾波器組中的每個(gè)濾波器的一致性可以控制得比較好，不需要用編碼器對(duì)濾波器之間的性能差異進(jìn)行補(bǔ)償，因此可以降低編碼器的設(shè)計(jì)難度［4－7］，同時(shí)還可以不受溫度影響。

實(shí)現(xiàn)數(shù)字濾波器組的直接方法是對(duì)每個(gè)濾波器進(jìn)行獨(dú)立設(shè)計(jì)，如圖1所示。其中：xk（nT），k＝0，1，2，…，N－1，N 為數(shù)字濾波器子帶數(shù) ；hk（nT），k＝0，1，2，…，N －1，表 示 第k 個(gè) 低 通 濾 波 器 ；yk（nT），k＝0，1，2…N－1，表示數(shù)字濾波器組的輸出；D為抽取間隔。

圖1 基于低通濾波器組的數(shù)字信道化接收機(jī)結(jié)構(gòu)

這樣的方法靈活度很高，但是其運(yùn)算量非常大，不利于工程應(yīng)用；同時(shí)，大量的中間數(shù)據(jù)沒(méi)有被利用，造成了資源的浪費(fèi)。

為了獲得均衡的信道特征，通常情況下會(huì)采用均勻?yàn)V波器組。目前為止，大部分信道化接收機(jī)中所用的數(shù)字濾波器組都是基于多相濾波結(jié)構(gòu)的［8］。

數(shù)字濾波器H（z）的多相濾波結(jié)構(gòu)一般表示為：

每個(gè)濾波器Ek（zD）的階數(shù)為 H（z）的1／N，大大降低了對(duì)運(yùn)算速度的要求，易于在FPGA中實(shí)現(xiàn)，同時(shí)還可以降低傳統(tǒng)濾波器濾波運(yùn)算后的累計(jì)誤差。

將抽取提前，可得數(shù)字濾波器多相結(jié)構(gòu)的等效結(jié)構(gòu)，這樣過(guò)濾了很多不需要計(jì)算的數(shù)據(jù)點(diǎn)，大大提高了計(jì)算效率［9］，其結(jié)構(gòu)如圖2所示。

N點(diǎn)FFT的第k個(gè)分量的輸出可以寫(xiě)成：

圖2 數(shù)字濾波器的多相等效結(jié)構(gòu)

辯證評(píng)價(jià)人物，是高年級(jí)學(xué)生重點(diǎn)訓(xùn)練的內(nèi)容。然而，面對(duì)學(xué)生課堂“過(guò)淺”的現(xiàn)狀，怎樣有效訓(xùn)練呢？現(xiàn)結(jié)合《景陽(yáng)岡》的辯論來(lái)談。

圖3 基于FFT模塊和多相濾波器組的數(shù)字信道化接收機(jī)結(jié)構(gòu)

目前，F(xiàn)FT算法在FPGA中的應(yīng)用已經(jīng)相當(dāng)成熟，利用FFT算法比用單個(gè)濾波器設(shè)計(jì)在硬件上更容易實(shí)現(xiàn)，同時(shí)FFT模塊所需要的運(yùn)算量也比獨(dú)立設(shè)計(jì)少得多。

當(dāng)信道之間沒(méi)有重疊時(shí)，如果信號(hào)落在通帶邊緣時(shí)，可能會(huì)被判斷成錯(cuò)誤的頻率。為了避免這一現(xiàn)象以及測(cè)頻模糊等問(wèn)題，本接收機(jī)采用如圖4所示50%重疊信道的劃分方式，可以對(duì)信號(hào)進(jìn)行無(wú)混迭無(wú)盲區(qū)覆蓋［10］，但是一個(gè)輸入信號(hào)同時(shí)落在2個(gè)相鄰信道上會(huì)產(chǎn)生虛假信號(hào)。在軟件中采用頻率參數(shù)估計(jì)的方法進(jìn)行信道判決可以有效解決這一問(wèn)題。

2 多通道寬帶數(shù)字信道化接收機(jī)的設(shè)計(jì)

本接收機(jī)輸入信號(hào)為10路模擬中頻信號(hào)，單板即能夠滿足大部分天線陣列的需求，有利于小型化的實(shí)現(xiàn)。信道化處理FPGA中通過(guò)數(shù)字濾波器組來(lái)分選不同頻率的信號(hào)，同時(shí)完成信號(hào)檢測(cè)、信道監(jiān)測(cè)、幅度計(jì)算、相位計(jì)算等功能并生成原始的PDW碼字；后端處理及控制FPGA接收信道化處理FPGA送來(lái)的I－Q信道數(shù)據(jù)以及原始PDW碼字，對(duì)信道的開(kāi)關(guān)進(jìn)行仲裁，同時(shí)對(duì)原始PDW碼字進(jìn)行預(yù)分選和編碼，生成最終的PDW碼字并將該P(yáng)DW碼字及編碼后的I－Q信道數(shù)據(jù)發(fā)送給信號(hào)處理器（DSP）；DSP根據(jù)天線陣列類型對(duì)I－Q信道數(shù)據(jù)和PDW碼字計(jì)算之后得到所需的各種參數(shù)信息。

圖4 50%無(wú)混疊無(wú)盲區(qū)信道劃分

本接收機(jī)硬件設(shè)計(jì)采用National Semiconductor公司的ADC10D1500芯片進(jìn)行雙路采樣，該芯片采樣長(zhǎng)度為10bit，理論上可以達(dá)到60dB的瞬時(shí)動(dòng)態(tài)范圍，但是由于量化噪聲的存在，實(shí)際有效位數(shù)約為7.9bit，因此只能達(dá)到47dB左右的瞬時(shí)動(dòng)態(tài)范圍。FPGA采用Altera公司的StratixIII系列芯片，擁有豐富的乘法器資源，能夠滿足高階濾波器組以及后端處理、控制的復(fù)雜需求。

多通道寬帶數(shù)字信道化接收機(jī)的軟件主要在FPGA中完成，主要分為數(shù)字信道化實(shí)現(xiàn)、幅度相位計(jì)算、精確頻率計(jì)算和信號(hào)檢測(cè)等模塊，部分軟件工作流程如圖5所示。

圖5 軟件工作流程圖

信號(hào)參數(shù)分析計(jì)算工作在DSP中完成，主要分為原始信號(hào)分析、PDW碼字分析和互相關(guān)矩陣分析；同時(shí)，DSP還完成對(duì)整機(jī)工作流程的控制工作。

3 設(shè)計(jì)中需要注意的問(wèn)題

由于本系統(tǒng)的輸入信號(hào)路數(shù)較多，實(shí)現(xiàn)的功能較為復(fù)雜，因此在設(shè)計(jì)過(guò)程有一些重要問(wèn)題必須得到解決。

3.1 時(shí)鐘同步設(shè)計(jì)

當(dāng)系統(tǒng)中只有單片模數(shù)轉(zhuǎn)換器（ADC）芯片和FPGA芯片時(shí)，數(shù)據(jù)信號(hào)和時(shí)鐘信號(hào)進(jìn)入FPGA之后經(jīng)過(guò)降速就可以直接使用；但是本系統(tǒng)有多片ADC芯片和信道化處理FPGA芯片，對(duì)9路信號(hào)并行處理，因此各路信號(hào)之間的相位需要嚴(yán)格的同步關(guān)系，這就導(dǎo)致相應(yīng)的ADC和FPGA器件的時(shí)鐘同步和時(shí)序約束顯得尤為重要。

在ADC芯片內(nèi)部，每路數(shù)據(jù)以采樣頻率降低1倍之后的數(shù)據(jù)率送至信道化處理FPGA，這個(gè)過(guò)程存在分頻模糊的問(wèn)題。通過(guò)將ADC芯片設(shè)成主－從模式，然后用NIOS II控制所有ADC復(fù)位，再同時(shí)進(jìn)入工作狀態(tài)，可以解決這一問(wèn)題；再通過(guò)在FPGA中調(diào)節(jié)各鎖相環(huán)的輸出時(shí)鐘相位關(guān)系，可以很好地完成各信道化處理FPGA中的ADC高速數(shù)據(jù)信號(hào)及隨路時(shí)鐘之間的同步。

（2）FPGA同步

當(dāng)系統(tǒng)中只有單片F(xiàn)PGA時(shí)，F(xiàn)PGA的工作時(shí)鐘由ADC提供的源同步時(shí)鐘分頻而來(lái)；但是多片F(xiàn)PGA同時(shí)工作時(shí)，若仍采用此方法則分頻模糊問(wèn)題較之ADC同步更為嚴(yán)重，因此在本方案中使用其中一片信道化處理FPGA的時(shí)鐘同步其他FPGA；同時(shí)，ADC降速輸出的數(shù)據(jù)進(jìn)入信道化處理FPGA。對(duì)于FPGA而言，數(shù)據(jù)率仍然很高，F(xiàn)PGA無(wú)法處理，因此需要再次降速，這個(gè)過(guò)程也需要進(jìn)行時(shí)鐘同步。時(shí)鐘信號(hào)和數(shù)據(jù)信號(hào)之間的位同步、幀同步需要軟件時(shí)序設(shè)計(jì)來(lái)解決。

3.2 高速數(shù)據(jù)傳輸

信道化處理FPGA與后端處理及控制FPGA之間傳輸?shù)臄?shù)據(jù)率高達(dá)320Mbps，若是不加處理直接傳輸，誤碼率會(huì)非常高，從而導(dǎo)致接收機(jī)根本無(wú)法正常工作。本系統(tǒng)采用Altera FPGA的低壓差分信號(hào)（LVDS）接口，調(diào)用Quartus II平臺(tái)的altlvds＿tx和altlvds＿rx模塊來(lái)進(jìn)行數(shù)據(jù)的發(fā)送和接收，將單端信號(hào)變?yōu)椴罘中盘?hào)傳輸，極大地減小了誤碼率。在軟件中使用數(shù)據(jù)訓(xùn)練模塊，完成高速數(shù)據(jù)傳輸?shù)奈煌?；使用鎖相環(huán)調(diào)節(jié)相位關(guān)系，完成高速數(shù)據(jù)傳輸?shù)膸健?/p>

3.3 電源與功耗設(shè)計(jì)

本系統(tǒng)由于ADC芯片、FPGA芯片較多，加之FPGA資源使用率很高，所以系統(tǒng)整體功耗很大，一方面增加了電源模塊的負(fù)擔(dān)，另一方面也帶來(lái)了更高的散熱。為了解決這一問(wèn)題，本系統(tǒng)采用低功耗設(shè)計(jì)，各ADC芯片和FPGA芯片以及其他電路模塊分別由獨(dú)立的電源模塊供電，這樣就可以控制部分電路進(jìn)入休眠狀態(tài)，減小總體功耗。

4 測(cè)試結(jié)果

本接收機(jī)在實(shí)驗(yàn)室條件下實(shí)測(cè)結(jié)果與方案設(shè)計(jì)基本一致。

對(duì)頻率961MHz、功率－5dBm、脈寬4μs、重復(fù)周期7μs的中頻信號(hào)，本系統(tǒng)的I－Q數(shù)據(jù)及部分測(cè)試結(jié)果分別如圖6和圖7所示。

圖6 I－Q數(shù)據(jù)signaltap示意圖

圖7 批量測(cè)試結(jié)果

5 結(jié)束語(yǔ)

本文提出了一種基于FPGA的多通道寬帶數(shù)字信道化接收的工程實(shí)現(xiàn)方案，本接收機(jī)具有多輸入、高精度等特點(diǎn)；同時(shí)由于本系統(tǒng)各功能子系統(tǒng)采用模塊化實(shí)現(xiàn)，因此面對(duì)不同類型的天線需求時(shí)，可以根據(jù)實(shí)際情況對(duì)各功能模塊進(jìn)行相應(yīng)的增減，應(yīng)用靈活而廣泛。但是仍需在高低溫環(huán)境下的穩(wěn)定性要求上作進(jìn)一步的研究，以適應(yīng)更多不同場(chǎng)合的需求。

［1］王宏偉，趙國(guó)慶，王玉軍，鮑丹.一種寬帶數(shù)字信道化接收 機(jī) ［J］.西 安 電 子 科 技 大 學(xué) 學(xué) 報(bào)，37（3）：487－491，553.

［2］James Tsui.寬帶數(shù)字接收機(jī)［M］.楊小牛譯.北京：電子工業(yè)出版社，2002.

［3］呂幼新，鄭立崗，王麗華.基于多相濾波器的寬帶數(shù)字化接收機(jī)技術(shù)［J］.電子科技大學(xué)學(xué)報(bào)，2003，32（2）：133－136.

［4］李冰，鄭瑾，葛臨東.基于NPR調(diào)制濾波器組的動(dòng)態(tài)信道化濾波［J］.電子學(xué)報(bào)，2007，35（60）：1178－1182.

［5］朱曉，司錫才.一種高效動(dòng)態(tài)數(shù)字信道化方法［J］.哈爾濱工業(yè)大學(xué)學(xué)報(bào)，2009，41（7）：160－164.

［6］張明友，呂明.近代信號(hào)處理理論與方法［M］.北京：國(guó)防出版社，2005.

［7］鄭繼剛，安濤.寬帶數(shù)字接收機(jī)信道化測(cè)頻技術(shù)［J］.船舶電子對(duì)抗，2007，30（3）：59－62.

［8］陳濤，劉顏瓊，岳瑋.偶型排列寬帶數(shù)字信道化接收機(jī)［J］.通信技術(shù)，2011，5（44）：42－43，174.

［9］陳濤，岳瑋，劉顏瓊，司錫才.寬帶數(shù)字信道化接收機(jī)部分信道重構(gòu)技術(shù)［J］.哈爾濱工程大學(xué)學(xué)報(bào)，2011，32（12）：1610－1616.

［10］姚澄，朱燦焰，楊會(huì)保.信道化技術(shù)在軟件無(wú)線電接收機(jī)中的應(yīng)用［J］.現(xiàn)代電子技術(shù)，2005（7）：17－19.