耿 爽

（中國(guó)電子科技集團(tuán)公司第四十七研究所，沈陽(yáng)110032）

一種基于反熔絲結(jié)構(gòu)的FPGA測(cè)試技術(shù)研究

耿 爽

（中國(guó)電子科技集團(tuán)公司第四十七研究所，沈陽(yáng)110032）

介紹了一種基于反熔絲結(jié)構(gòu)的FPGA電路結(jié)構(gòu)及特點(diǎn)，闡述了該電路的功能、直流參數(shù)、交流參數(shù)的測(cè)試方法，并著重研究了該電路功能測(cè)試的測(cè)試要點(diǎn)及編程技巧。

反熔絲；可編程；測(cè)試

1 引 言

反熔絲FPGA具有保密性強(qiáng)、功耗低、抗輻射能力強(qiáng)、耐高低溫等優(yōu)點(diǎn)，因此反熔絲FPGA在保密通信產(chǎn)品中具有特殊應(yīng)用。由于反熔絲FPGA為一次性可編程器件，如何在未編程的情況下完成反熔絲FPGA功能及參數(shù)測(cè)試是反熔絲FPGA測(cè)試的關(guān)鍵。下面以我所研制的一款反熔絲FPGA產(chǎn)品為例，介紹反熔絲FPGA的測(cè)試技術(shù)。

2 電路簡(jiǎn)介

2.1 功能框圖

該電路由可編程邏輯單元CELL、可編程輸入輸出單元I／O及互連資源組成。通過(guò)編程，實(shí)現(xiàn)用戶需要的邏輯功能。電路功能框圖如圖1所示。

2.2 電路特點(diǎn)

反熔絲控制的FPGA器件是用反熔絲單元來(lái)控制可編程器件內(nèi)可編程節(jié)點(diǎn)的通斷，使芯片中每一部分具有應(yīng)有的邏輯功能，以實(shí)現(xiàn)器件的設(shè)計(jì)功能。反熔絲單元是一個(gè)被動(dòng)的兩端器件中，通常情況下處于開(kāi)路狀態(tài)，在施加充足的電壓后，介質(zhì)會(huì)被擊穿，把兩層導(dǎo)電材料連通，接通電阻小于1k歐姆。反熔絲在硅片上只占一個(gè)通孔的面積，在一個(gè)2000門的器件，可以設(shè)置186000個(gè)反熔絲，平均每門接近100個(gè)反熔絲。因此，反熔絲元件占用的硅片面積很小，十分適宜做集成度很高的可編程器件的編程元件。其特點(diǎn)是工作穩(wěn)定可靠，但只允許編程一次。

圖1 電路功能框圖

3 電路測(cè)試

測(cè)試在集成電路的研制過(guò)程中起到了舉足輕重的作用。通過(guò)測(cè)試可以驗(yàn)證版圖，進(jìn)行故障定位。電路的測(cè)試包括功能測(cè)試、直流參數(shù)測(cè)試和交流參數(shù)測(cè)試三部分。其中，功能測(cè)試是電路測(cè)試的關(guān)鍵。

3.1 功能測(cè)試

電路的功能測(cè)試包括編程前功能測(cè)試和編程后功能測(cè)試。編程前功能測(cè)試包括器件ID測(cè)試、移位寄存器鏈測(cè)試、輸入／輸出端口測(cè)試、邏輯單元功能測(cè)試、反熔絲陣列查空測(cè)試。編程后功能測(cè)試按照編程電路的實(shí)際功能進(jìn)行測(cè)試。編程前功能測(cè)試是反熔絲FPGA功能測(cè)試的重點(diǎn)。

（1）編程點(diǎn)狀態(tài)測(cè)試

編程點(diǎn)狀態(tài)測(cè)試是電路出廠之前必須通過(guò)的檢查，包括ID讀取，反熔絲陣列檢查等測(cè)試，通過(guò)測(cè)試程序完成查空測(cè)試。

反熔絲點(diǎn)數(shù)字信號(hào)檢測(cè)方法是通過(guò)下載測(cè)試指令，選擇相應(yīng)的反熔絲點(diǎn)，加載一定的電壓，讀取相應(yīng)的信號(hào)狀態(tài)，來(lái)判斷反熔絲點(diǎn)是否導(dǎo)通。

（2）寄存器鏈測(cè)試

通過(guò)SDI端口寫入測(cè)試數(shù)據(jù)，以DCLK為時(shí)鐘，從PRA、PRB端口讀出相應(yīng)數(shù)據(jù)。

（3）I／O輸出狀態(tài)測(cè)試

通過(guò)下載測(cè)試指令，將通用I／O置成三態(tài)輸出狀態(tài)、“1”輸出狀態(tài)或“0”輸出狀態(tài)，并進(jìn)行端口測(cè)試，判斷I／O端口的功能是否正確，每個(gè)I／O端口對(duì)應(yīng)一組測(cè)試碼點(diǎn)。

（4）互聯(lián)通道測(cè)試

互聯(lián)通道測(cè)試包括垂直通道和水平通道測(cè)試，是對(duì)通道內(nèi)的連線分段晶體管結(jié)構(gòu)的測(cè)試。

（5）邏輯單元功能測(cè)試

電路中有兩個(gè)專用的探測(cè)端口PRA和PRB（Action Peobes）。在測(cè)試模式下，選擇任何一個(gè)內(nèi)部邏輯模塊的輸出，通過(guò)專用的垂直互連線，輸出到PRA或PRB端口。通過(guò)這種方式，可以實(shí)現(xiàn)邏輯單元功能測(cè)試。

上述測(cè)試碼點(diǎn)覆蓋了電路中的所有邏輯結(jié)構(gòu)，按此測(cè)試程序，完成了電路的編程前功能測(cè)試。

3.1.1 測(cè)試要點(diǎn)

該電路編程前功能測(cè)試使用串行數(shù)據(jù)的測(cè)試方法，數(shù)據(jù)由SDI端口讀入，DCLK端口作為時(shí)鐘。數(shù)據(jù)下載到內(nèi)部邏輯和I／O模塊的輸入端，完成邏輯功能測(cè)試，結(jié)果通過(guò)PRA、PRB端口輸出。

該電路的編程前功能測(cè)試使用串行時(shí)序，故編程時(shí)必須注意SDI、DCLK、PRA、PRB的時(shí)序關(guān)系。DCLK為輸入時(shí)鐘信號(hào)，時(shí)鐘上升沿將SDI端口信號(hào)輸入、時(shí)鐘下降沿將數(shù)據(jù)輸出到PRA或PRB端口上。

3.1.2 編程技巧

因?yàn)榉慈劢zFPGA只能一次編程，因此編程前功能測(cè)試是檢驗(yàn)電路的關(guān)鍵。通過(guò)對(duì)電路邏輯的分析和仿真，實(shí)現(xiàn)了對(duì)電路內(nèi)部所有邏輯功能和邏輯結(jié)構(gòu)的100%覆蓋測(cè)試，如內(nèi)部寄存器鏈、IO端口、內(nèi)部邏輯單元、內(nèi)部互連線、反熔絲點(diǎn)狀態(tài)等，并開(kāi)發(fā)出了相應(yīng)的測(cè)試向量，全部測(cè)試向量有近萬(wàn)條。

由于測(cè)試向量較多，根據(jù)測(cè)試的內(nèi)容不同進(jìn)行分類，將測(cè)試相同模塊的測(cè)試向量歸為一類，形成一個(gè)測(cè)試子程序，利用ETS770測(cè)試系統(tǒng)的MACRO命令在主程序中調(diào)用子程序，這樣減少了測(cè)試時(shí)間，提高了測(cè)試效率。測(cè)試語(yǔ)句如下：

3.2 參數(shù)測(cè)試

3.2.1 直流參數(shù)測(cè)試

直流參數(shù)測(cè)試是按照器件詳細(xì)規(guī)范的要求，對(duì)所測(cè)項(xiàng)目施加相應(yīng)的測(cè)試條件，從而得出所測(cè)參數(shù)值。器件的直流參數(shù)如表1所示。

3.2.2 交流參數(shù)測(cè)試

Binning電路延遲是指通過(guò)Binning電路的特殊路徑輸入（BIN）到輸出（BOUT）的延遲。采用搜索法進(jìn)行測(cè)試。

表1 直流參數(shù)

4 結(jié)束語(yǔ)

介紹了一種基于反熔絲結(jié)構(gòu)的FPGA電路的特點(diǎn)和測(cè)試技術(shù)，并著重介紹了該電路功能測(cè)試的測(cè)試要點(diǎn)及編程技巧。其測(cè)試程序是在ETS770集成電路測(cè)試系統(tǒng)上調(diào)試開(kāi)發(fā)的，它可以實(shí)現(xiàn)對(duì)版圖進(jìn)行快速驗(yàn)證和準(zhǔn)確的故障定位，從而縮短了電路設(shè)計(jì)周期，保證電路順利地研制成功。

［1］ Actel Corporation.RadHard／RadTolerant Programming Guide［S］.Actel Corporation August，2001.

［2］ 國(guó)家標(biāo)準(zhǔn)局.GB 3834-83半導(dǎo)體集成電路CMOS電路測(cè)試方法的基本原理［S］.中國(guó)標(biāo)準(zhǔn)出版社，2007.

Research of Test Technology Based on Antifuse FPGA

GENG Shuang
（The 47th Research Institute of China Electronics Technology Group Corporation，Shenyang 110032，China）

In this paper，the structure and the characteristics of an antifuse FPGA，the testmethods of function，DC，AC parameter of the circuit are introduced.The test essential and programming skill of the circuit function test are researched in detail.

Antifuse；Programmable；Test

10.3969／j.issn.1002-2279.2014.02.005

TN4

B

1002-2279（2014）02-0013-02

耿爽（1974-），女，吉林省吉林市人，高級(jí)工程師，主研方向：集成電路測(cè)試技術(shù)。

2013-09-6

·微機(jī)網(wǎng)絡(luò)與通信·