范 潔 ，程含渺 ，季欣榮 ，陳 剛 ，周 玉 ，陳 霄 ，易永仙

（1.江蘇省電力公司電力科學(xué)研究院，江蘇 南京 211103；2.華中科技大學(xué) 電氣與電子工程學(xué)院，湖北 武漢 430074）

0 引言

隨著智能電網(wǎng)的推廣建設(shè)，具有數(shù)字輸出的電子式互感器被大量應(yīng)用于數(shù)字化變電站。為了確保測(cè)量準(zhǔn)確性，需要定期對(duì)已投運(yùn)的電子式互感器的準(zhǔn)確度進(jìn)行校驗(yàn)。根據(jù)電子式互感器現(xiàn)場(chǎng)校驗(yàn)規(guī)范，新投運(yùn)的電子式互感器校驗(yàn)周期為1 a，實(shí)際可能更短［1］。因此需要研究數(shù)字輸出電子式互感器校驗(yàn)系統(tǒng)。

針對(duì)數(shù)字輸出電子式互感器校驗(yàn)系統(tǒng)的相關(guān)研究已經(jīng)有很多，且取得了一定成果。早在1999年，瑞典CHALMERS大學(xué)的Jon Ivar Juvik等人就研究出了一種數(shù)字量輸出的互感器校驗(yàn)儀［2］。2004年，加拿大的B.Djokic等人研究出了數(shù)字量輸出電子式互感器校驗(yàn)儀，兼容 IEC60044-7/8、IEC61850-9等協(xié)議［3］。國內(nèi)近幾年對(duì)數(shù)字輸出電子式互感器校驗(yàn)系統(tǒng)也進(jìn)行了研究。文獻(xiàn)［4］和文獻(xiàn)［5］提出了基于高精度采集卡構(gòu)成的電子式互感器校驗(yàn)系統(tǒng)，但該系統(tǒng)不能克服由于采集卡觸發(fā)采樣和開始采樣非嚴(yán)格同步（以下簡稱非同步）造成的相位測(cè)量誤差，使得校驗(yàn)系統(tǒng)整體準(zhǔn)確度等級(jí)受到角差測(cè)量準(zhǔn)確度制約。文獻(xiàn)［6］和文獻(xiàn)［7］提出的同步方式能有效克服采集卡非同步造成的相位測(cè)量誤差，但其缺陷是同步信號(hào)是由采集卡的采樣時(shí)鐘分頻而來，不能接收外同步信號(hào)，只能由校驗(yàn)系統(tǒng)發(fā)出同步信號(hào)。

綜觀目前已有的電子式互感器校驗(yàn)系統(tǒng)，根據(jù)A/D轉(zhuǎn)換單元的區(qū)別，基本分為嵌入式A/D方案和采集卡方案。嵌入式A/D方案即使用A/D轉(zhuǎn)換芯片實(shí)現(xiàn)A/D轉(zhuǎn)換，雖然優(yōu)點(diǎn)很突出，但其設(shè)計(jì)復(fù)雜度高，調(diào)試難度大。相比之下，直接使用采集卡則要簡便得多，而且采集卡具有集成度高、精度高、性能穩(wěn)定可靠等優(yōu)點(diǎn)，結(jié)合當(dāng)前的虛擬儀器技術(shù)，能快捷搭建高精度、高穩(wěn)定性的校驗(yàn)平臺(tái)。目前由采集卡構(gòu)成的校驗(yàn)系統(tǒng)有2個(gè)固有缺陷：一是不能克服采集卡非同步，二是不能接收外同步信號(hào)，二者始終至少存在其一。產(chǎn)生這2個(gè)缺陷本質(zhì)原因是采集卡采樣非同步。本文針對(duì)上述問題，深入分析了非同步的原因并提出了解決方案。

1 采集卡觸發(fā)原理分析

采集卡的本質(zhì)是A/D轉(zhuǎn)換器。A/D轉(zhuǎn)換器的原理有很多種，盡管不同原理的A/D轉(zhuǎn)換器的轉(zhuǎn)換速度和精度不同，但其工作過程是相同的，即由采樣觸發(fā)信號(hào)控制，在工作時(shí)鐘同步下工作。一次轉(zhuǎn)換需要的時(shí)鐘數(shù)由A/D轉(zhuǎn)換器的原理和位數(shù)決定，一次A/D轉(zhuǎn)換完成到下一次A/D轉(zhuǎn)換開始的最短時(shí)間的倒數(shù)就是A/D轉(zhuǎn)換器能達(dá)到的最大采樣率。A/D轉(zhuǎn)換器的轉(zhuǎn)換精度主要受量化誤差影響，即取決于A/D轉(zhuǎn)換器的位數(shù)［8］。A/D轉(zhuǎn)換器從接收到采樣觸發(fā)信號(hào)至開始采樣存在微小的延時(shí)，在一般使用時(shí)并未考慮。但是在應(yīng)用于校驗(yàn)系統(tǒng)時(shí)，這個(gè)延時(shí)會(huì)造成相位測(cè)量誤差，有時(shí)該誤差會(huì)相對(duì)較大，不得不予以考慮。采集卡觸發(fā)采樣和開始采樣的時(shí)序圖如圖1所示。

圖1 觸發(fā)采樣時(shí)序Fig.1 Time difference between triggering and sampling

圖1中，上面的脈沖序列為采樣率時(shí)鐘，下面的脈沖為采樣觸發(fā)信號(hào)。從圖中可以看出，采集卡從觸發(fā)采樣到開始采樣，并不嚴(yán)格同步，有Δt的延時(shí)，從而造成相位測(cè)量誤差ΔΦ。具體地，當(dāng)被采樣信號(hào)周期為T、采樣率為fs時(shí)，最長采樣延時(shí)（單位s）為：

由采樣延時(shí)引起的最大角差（單位（′））為：

以4 kHz采樣率為例，采樣觸發(fā)信號(hào)為外部秒脈沖（PPS）同步信號(hào)，與采樣率時(shí)鐘沒有任何時(shí)間相關(guān)性。由圖1可以看出，從采樣觸發(fā)信號(hào)上升沿到開始采樣有延時(shí)Δt，其最大值為250 μs。對(duì)于50 Hz工頻信號(hào)，1 μs 時(shí)間差對(duì)應(yīng) 1.08′相位差，250 μs 即對(duì)應(yīng)270′。目前的電子式互感器的準(zhǔn)確度一般為0.2級(jí)，要求相應(yīng)的校驗(yàn)系統(tǒng)的準(zhǔn)確度至少為0.05級(jí)，對(duì)應(yīng)的角差測(cè)量準(zhǔn)確度為2′。過采樣技術(shù)能在一定程度上改善幅值和相位測(cè)量準(zhǔn)確度，但在相位測(cè)量方面，其效果仍然不十分理想。以24位高精度采集卡PXI/PCI-5922為例，在確保24位采樣精度的條件下，即使以最高采樣率（500 kHz）采樣，對(duì)于50 Hz工頻信號(hào)，由采樣延時(shí)引入的相位差最大仍然可達(dá)2.16′，已經(jīng)超出角差限值。此外，經(jīng)濟(jì)性也是重要的考慮因素。

由此可見，使用采集卡構(gòu)建的校驗(yàn)系統(tǒng)，當(dāng)接收外部同步信號(hào)時(shí)，由采集卡采樣延時(shí)引起的測(cè)量相位差是必然存在的，且相位差與采樣率和被采樣信號(hào)頻率均有關(guān)，制約了校驗(yàn)系統(tǒng)的整體準(zhǔn)確度。使用過采樣在一定程度上可以克服上述問題，但效果有限，且成本相對(duì)較高。為了提高校驗(yàn)系統(tǒng)的相位測(cè)量準(zhǔn)確度，本文提出通過時(shí)間數(shù)字轉(zhuǎn)換器TDC（Timeto-Digital Converter）技術(shù)測(cè)量采集卡觸發(fā)采樣到開始采樣的時(shí)間差，再將時(shí)間換算為角度以校正相位的方法，具有良好的效果和經(jīng)濟(jì)性。

2 TDC單元的原理及實(shí)現(xiàn)

以上分析表明，采集卡的相位測(cè)量誤差是由觸發(fā)采樣到開始采樣的延時(shí)Δt引起的，如果能測(cè)量出Δt，則可以根據(jù)Δt校正相位。若被采樣信號(hào)周期為T，則需要校正的相位值即為ΔΦ。

TDC技術(shù)是時(shí)間測(cè)量的基本手段和常用技術(shù)，常用的有計(jì)數(shù)器、電流積分、時(shí)間放大等方法［9］。針對(duì)本文中提到的需求，宜選擇計(jì)數(shù)器法，下面介紹采用基于現(xiàn)場(chǎng)可編程門陣列（FPGA）的計(jì)數(shù)器法實(shí)現(xiàn)TDC時(shí)間差測(cè)量的原理。計(jì)數(shù)器法的基本原理是以被測(cè)時(shí)間起止時(shí)刻為計(jì)數(shù)門控信號(hào)，控制計(jì)數(shù)器對(duì)已知頻率的脈沖信號(hào)計(jì)數(shù)。計(jì)數(shù)器在被測(cè)時(shí)間的開始時(shí)刻“開門”即開始計(jì)數(shù)，在被測(cè)時(shí)間結(jié)束的時(shí)刻“關(guān)門”即停止計(jì)數(shù)。具體地，以PPS采樣觸發(fā)信號(hào)的上升沿為“開門”信號(hào)開始計(jì)數(shù)，以該上升沿后的第1個(gè)采樣率時(shí)鐘的上升沿為“關(guān)門”信號(hào)停止計(jì)數(shù)，測(cè)量原理框圖如圖2所示。

圖2 基于TDC的時(shí)間差測(cè)量原理框圖Fig.2 Block diagram of time difference measuring based on TDC

在圖2中，假設(shè)計(jì)數(shù)脈沖頻率為fclk，計(jì)數(shù)器在PPS信號(hào)上升沿到來時(shí)開始計(jì)數(shù)，在緊接著的采樣率時(shí)鐘的上升沿到來時(shí)停止計(jì)數(shù)。在被測(cè)時(shí)間段內(nèi)，計(jì)數(shù)器的計(jì)數(shù)值為N，那么被測(cè)時(shí)間Δt為：

由上式可知，fclk越大，測(cè)量時(shí)間的分辨率越高，Δt測(cè)量越精確。

選用Altera公司的CycloneⅡ系列的FPGA器件EP2C8T144C8，外接50 MHz有源晶振，作為EP2C8-T144C8工作時(shí)鐘和計(jì)數(shù)器輸入脈沖。在QuartusⅡ開發(fā)環(huán)境下，使用Verilog HDL開發(fā)圖2所示的時(shí)間差測(cè)量電路的各個(gè)功能模塊，最終生成頂層原理圖，下載到EP2C8T144C8中［10］，從而實(shí)現(xiàn)上述TDC單元。

TDC單元測(cè)量采集卡從觸發(fā)采樣到開始采樣的時(shí)間差的具體實(shí)現(xiàn)方法如下：將采集卡的采樣率時(shí)鐘由RTSI總線路由出來，和PPS觸發(fā)信號(hào)分別輸入到時(shí)間測(cè)量電路的2個(gè)輸入端，作為計(jì)數(shù)器開始計(jì)數(shù)和停止計(jì)數(shù)的控制信號(hào)，測(cè)量結(jié)果由串口反饋至校驗(yàn)系統(tǒng)的計(jì)算機(jī)，以據(jù)此校正測(cè)量的相位。

經(jīng)實(shí)驗(yàn)驗(yàn)證，上述TDC單元的時(shí)間差測(cè)量準(zhǔn)確度為±0.02 μs，對(duì)應(yīng)相位校正量的準(zhǔn)確度在50 Hz條件下為±0.02′。

3 校驗(yàn)系統(tǒng)實(shí)現(xiàn)及其準(zhǔn)確度分析

3.1 校驗(yàn)系統(tǒng)實(shí)現(xiàn)

基于TDC的數(shù)字輸出電子式互感器校驗(yàn)系統(tǒng)由采集卡、標(biāo)準(zhǔn)電磁式互感器、標(biāo)準(zhǔn)信號(hào)變換器、TDC單元、計(jì)算機(jī)和校驗(yàn)軟件等組成。校驗(yàn)系統(tǒng)的構(gòu)成框圖如圖3所示。

圖3中，標(biāo)準(zhǔn)電磁式互感器、標(biāo)準(zhǔn)信號(hào)變換器和采集卡構(gòu)成標(biāo)準(zhǔn)通道，標(biāo)準(zhǔn)數(shù)據(jù)經(jīng)PCI總線送入計(jì)算機(jī)；被校電子式互感器作為被校通道，被校數(shù)據(jù)經(jīng)網(wǎng)口以IEC61850-9-2格式幀送入計(jì)算機(jī)；標(biāo)準(zhǔn)路和被校路數(shù)據(jù)由外部PPS信號(hào)進(jìn)行同步；同時(shí)，外部PPS信號(hào)和采集卡的采樣時(shí)鐘輸入到TDC單元，測(cè)量采集卡從觸發(fā)采樣到開始采樣的延時(shí)，測(cè)量結(jié)果由串口送入計(jì)算機(jī)。

圖3 校驗(yàn)系統(tǒng)結(jié)構(gòu)Fig.3 Structure of calibration system

計(jì)算機(jī)獲取標(biāo)準(zhǔn)通道數(shù)據(jù)、被校通道數(shù)據(jù)和延時(shí)時(shí)間之后，由校驗(yàn)程序計(jì)算標(biāo)準(zhǔn)通道數(shù)據(jù)和被校通道數(shù)據(jù)的幅值和相位并進(jìn)行對(duì)比，得出被校電子式互感器相對(duì)標(biāo)準(zhǔn)電磁式互感器的比差和角差。最后，根據(jù)測(cè)量的采樣延時(shí)時(shí)間，對(duì)計(jì)算出來的角差予以校正。校驗(yàn)程序流程圖如圖4所示。

當(dāng)被測(cè)電流或電壓的頻率偏移50 Hz，或者采樣時(shí)間為非工頻周期整數(shù)倍時(shí)，直接使用離散傅里葉變換計(jì)算相位和幅值會(huì)因非整周期采樣而產(chǎn)生誤差［11］。為了減小非整周期采樣產(chǎn)生的誤差，常用的有準(zhǔn)同步算法、相位修正方法和加窗插值算法［12-15］，本文的校驗(yàn)系統(tǒng)采用加二階漢寧卷積窗的誤差修正算法，對(duì)由于非整周期采樣而產(chǎn)生的頻譜泄漏誤差做了修正［16］。

3.2 準(zhǔn)確度分析

圖3的校驗(yàn)系統(tǒng)引入測(cè)量誤差的環(huán)節(jié)有標(biāo)準(zhǔn)電磁式互感器、標(biāo)準(zhǔn)信號(hào)變換器和采集卡A/D轉(zhuǎn)換，引入的幅值誤差分別記為 σ1、σ2、σ3，引入的相位誤差分別記為 φ1、φ2、φ3，以下分別分析其誤差。

采用0.02級(jí)標(biāo)準(zhǔn)電磁式互感器，引入的幅值誤差σ1和相位誤差φ1符合0.02級(jí)準(zhǔn)確度要求。

采用0.02級(jí)標(biāo)準(zhǔn)信號(hào)變換器，引入的幅值誤差σ2和相位誤差φ2符合0.02級(jí)準(zhǔn)確度要求。

本文校驗(yàn)系統(tǒng)使用PCI-4474采集卡，具有24位量化位數(shù)、45 kHz帶寬和PCI通信總線，滿量程為20 V，最大動(dòng)態(tài)范圍可達(dá)110 dB。A/D轉(zhuǎn)換的最小分辨率為：

其中，Nc為A/D轉(zhuǎn)換器位數(shù)；Umax為滿量程輸入電壓。所以，24位采集卡的最大量化誤差為：

本文實(shí)現(xiàn)的校驗(yàn)系統(tǒng)設(shè)計(jì)為額定條件下，采集卡輸入電壓為5 V。在校驗(yàn)S級(jí)電流互感器時(shí)，在1%的額定電流測(cè)試點(diǎn)處，由A/D量化引入的幅值誤差為：

代入數(shù)值計(jì)算得到σ3約為±0.0024%，遠(yuǎn)小于±0.01%。

PCI-4474采集卡使用T-Clock同步技術(shù)，使得各通道以等時(shí)間間隔同步采樣，同步時(shí)間誤差小于10 ns，引入的相位誤差φ31在50 Hz條件下為：

TDC單元采用基于FPGA的計(jì)數(shù)器法實(shí)現(xiàn)時(shí)間差測(cè)量，使用頻率為50 MHz的計(jì)數(shù)脈沖，時(shí)間測(cè)量準(zhǔn)確度為±0.02μs，在50 Hz條件下相位校正分辨率可達(dá)±0.02′。經(jīng)校正之后由采集卡非同步采樣引入的相位測(cè)量誤差φ32在50 Hz條件下為：

由采集卡引入的相位測(cè)量誤差在50Hz條件下為：

上述誤差遠(yuǎn)小于0.01級(jí)互感器的角差限值。

標(biāo)準(zhǔn)通道的總體幅值測(cè)量誤差為：

標(biāo)準(zhǔn)通道的總體相位測(cè)量誤差為：

由誤差分析可知，標(biāo)準(zhǔn)通道的總體幅值誤差和相位誤差均小于0.05級(jí)準(zhǔn)確度互感器的幅值和相位誤差限值。

綜上所述，該校驗(yàn)系統(tǒng)在接收外同步信號(hào)時(shí)，能克服由于采集卡從觸發(fā)采樣到開始采樣存在延時(shí)而造成的相位測(cè)量不穩(wěn)定誤差。配合加二階漢寧卷積窗校驗(yàn)算法，該校驗(yàn)系統(tǒng)整體準(zhǔn)確度可達(dá)0.05級(jí)，能對(duì)0.2級(jí)及以下電子式互感器進(jìn)行校驗(yàn)。

4 測(cè)試結(jié)果

為了驗(yàn)證本校驗(yàn)系統(tǒng)所采用方案的可行性和校驗(yàn)系統(tǒng)的準(zhǔn)確性，使用更高準(zhǔn)確度等級(jí)的測(cè)量儀器對(duì)本校驗(yàn)系統(tǒng)進(jìn)行了比對(duì)測(cè)試，測(cè)試的原理圖如圖5所示。

圖5 校驗(yàn)系統(tǒng)測(cè)試原理圖Fig.5 Schematic diagram of calibration system test

測(cè)試實(shí)驗(yàn)在國家高電壓計(jì)量站互感器校驗(yàn)實(shí)驗(yàn)室進(jìn)行，采用安捷倫8位半表測(cè)量的數(shù)據(jù)作為標(biāo)準(zhǔn)數(shù)據(jù)，通過GPIB總線傳輸?shù)接?jì)算機(jī)，再轉(zhuǎn)換為IEC 61850-9-2幀格式發(fā)送到被測(cè)試的電子式互感器校驗(yàn)系統(tǒng)。電子式互感器校驗(yàn)系統(tǒng)的測(cè)量數(shù)據(jù)作為被校數(shù)據(jù)，利用校驗(yàn)系統(tǒng)計(jì)算其和標(biāo)準(zhǔn)數(shù)據(jù)的幅值和相位，比對(duì)得出角差和比差。以電流校驗(yàn)為例，標(biāo)準(zhǔn)信號(hào)變換器的電流變換選擇為5 A/4 V，即額定電流Ir為 5 A，在 1%Ir、5%Ir、20%Ir、100%Ir和 120%Ir測(cè)試點(diǎn)處的10次測(cè)試數(shù)據(jù)的比差和角差平均值分別列于表1和表2。

表1 比差測(cè)試數(shù)據(jù)Table 1 Results of ratio error test

表2 角差測(cè)試數(shù)據(jù)Table 2 Results of phase error test

由表1、表2可以看出，在上述測(cè)試點(diǎn)處，本校驗(yàn)系統(tǒng)均滿足0.05級(jí)準(zhǔn)確度要求，且通過多次測(cè)試，比差的單點(diǎn)波動(dòng)不超過0.02%，角差的單點(diǎn)波動(dòng)不超過0.2′。由于電流互感器測(cè)試點(diǎn)比電壓互感器測(cè)試點(diǎn)動(dòng)態(tài)范圍更大，因此校驗(yàn)系統(tǒng)的測(cè)量準(zhǔn)確度在校驗(yàn)電壓互感器時(shí)也滿足0.05級(jí)。

測(cè)試結(jié)果表明：本校驗(yàn)系統(tǒng)穩(wěn)定性好，能夠接收外同步信號(hào)，測(cè)量準(zhǔn)確度可以達(dá)到0.05級(jí)。

5 結(jié)論

本文分析了基于采集卡的校驗(yàn)系統(tǒng)存在的2個(gè)固有缺陷，指出這2個(gè)固有缺陷的根本原因是采集卡采樣觸發(fā)機(jī)制，即觸發(fā)采樣到開始采樣不嚴(yán)格同步，并定量分析了這種觸發(fā)機(jī)制對(duì)相位測(cè)量準(zhǔn)確度的影響。據(jù)此，提出了一種新的電子式互感器校驗(yàn)系統(tǒng)，通過TDC單元測(cè)量采集卡從觸發(fā)采樣到開始采樣的延時(shí)，對(duì)測(cè)量的相位進(jìn)行校正，有效解決了上述問題。在校驗(yàn)算法上，采用加二階漢寧卷積窗算法，抑制非整周期采樣對(duì)測(cè)量精度的影響。

本文所實(shí)現(xiàn)的TDC單元，其時(shí)間差測(cè)量準(zhǔn)確度為±0.02 μs，在50 Hz工頻條件下，對(duì)應(yīng)相位校正準(zhǔn)確度理論上可以達(dá)到±0.02′，為實(shí)現(xiàn)基于采集卡并能接收外同步信號(hào)的高精度校驗(yàn)系統(tǒng)提供了一種切實(shí)可行的方案。受某公司委托研發(fā)的基于TDC的數(shù)字輸出電子式互感器校驗(yàn)系統(tǒng)已應(yīng)用于該公司電子式電流互感器出廠誤差檢驗(yàn)。