劉鴻雁

（92941部隊(duì)92分隊(duì) 遼寧 葫蘆島 125001）

隨著微電子技術(shù)的飛速發(fā)展，集成電路穩(wěn)壓器在軍事、商業(yè)和民用等各個(gè)領(lǐng)域都得到了廣泛的應(yīng)用，對(duì)其性能要求也愈來(lái)愈高，特別是在溫度穩(wěn)定性、精度、功耗等方面的技術(shù)指標(biāo)不斷提升。而在集成穩(wěn)壓器的設(shè)計(jì)中，基準(zhǔn)電壓源電路是其中的核心部分之一，其精度和穩(wěn)定性直接決定了整個(gè)電路系統(tǒng)的精度，因此設(shè)計(jì)出具有高電源抑制比（PSRR）、低溫度漂移的高性能基準(zhǔn)電壓源是系統(tǒng)設(shè)計(jì)的關(guān)鍵問(wèn)題之一[1-2]。

文中根據(jù)集成穩(wěn)壓器的功能要求以及結(jié)構(gòu)特點(diǎn)，結(jié)合工程實(shí)際，采用高精度低溫度系數(shù)的帶隙基準(zhǔn)電壓源結(jié)構(gòu)，以實(shí)現(xiàn)其對(duì)電源電壓、溫度、工藝等不敏感，從而給系統(tǒng)提供穩(wěn)定、高精度的基準(zhǔn)電壓，并為系統(tǒng)其它電路模塊提供偏置電流。經(jīng)仿真實(shí)驗(yàn)結(jié)果表明，設(shè)計(jì)的電路滿足指標(biāo)要求，顯著提高了集成穩(wěn)壓器的精度。

1 電路設(shè)計(jì)

1.1 結(jié)構(gòu)原理分析

電壓源電路采用帶隙基準(zhǔn)結(jié)構(gòu)。帶隙基準(zhǔn)的工作原理是根據(jù)硅材料的帶隙電壓與電壓和溫度無(wú)關(guān)的特性，利用在室溫下為負(fù)溫度系數(shù)的PN結(jié)產(chǎn)生電壓VBE。同時(shí)也產(chǎn)生一個(gè)與絕對(duì)溫度成正比的熱電壓VT（=kT/q，k是玻爾茲曼常數(shù)，q是電荷量，T為絕對(duì)溫度）[3]。若基準(zhǔn)電壓VREF=VBE+KVT，通過(guò)適當(dāng)選擇放大倍數(shù)K，可以使兩個(gè)電壓的溫度漂移相互抵消，經(jīng)過(guò)原理推導(dǎo)[4]，可以得到零溫度系數(shù)的基準(zhǔn)電壓。

根據(jù)以上原理，設(shè)計(jì)的帶隙基準(zhǔn)等效架構(gòu)如圖1所示，R1、R2、R3、Q1和 Q2構(gòu)成帶隙電壓產(chǎn)生器，運(yùn)算放大器 AMP 和M1、電流源I0、IR構(gòu)成電流反饋網(wǎng)絡(luò)，保證A、B兩點(diǎn)電位相等。由運(yùn)算放大器的性質(zhì)得：

式（1）中，IS為二極管的反相飽和電流，與半導(dǎo)體的材料、摻雜濃度及工作溫度有關(guān)，AE1、AE2是Q1、Q2的發(fā)射區(qū)面積，其比值為N:1。由于I2R2=I1R1，則

由式（5）可知，基準(zhǔn)電壓只與PN結(jié)的正向壓降、電阻的比值以及Q1和Q2的發(fā)射區(qū)面積比有關(guān)，因此在實(shí)際的工藝制作中會(huì)有很高的精度。當(dāng)基準(zhǔn)建立之后其電壓與輸入電壓無(wú)關(guān)。第一項(xiàng)VEB1具有負(fù)的溫度系數(shù)，室溫時(shí)約為-2 mV/℃，第二項(xiàng)VT具有正的溫度系數(shù)，室溫時(shí)約為+0.087 mV/℃，通過(guò)設(shè)定合適的工作點(diǎn)，便可使兩項(xiàng)之和在某一溫度下達(dá)到零溫度系數(shù)，從而得到具有較好溫度特性的電壓基準(zhǔn)，與前述理論推導(dǎo)相符。

圖1 帶隙基準(zhǔn)等效架構(gòu)圖Fig.1 Block representation of bandgap

必須要說(shuō)明的是，以上推導(dǎo)出的與溫度無(wú)關(guān)的電壓VREF是依賴于雙極型器件的指數(shù)特性的，無(wú)論對(duì)于正的或負(fù)的溫度系數(shù)的量都是如此，因此在選擇雙極型器件的結(jié)構(gòu)和版圖設(shè)計(jì)時(shí)必須加以注意。

1.2 實(shí)際電路設(shè)計(jì)

實(shí)際線路如圖2所示。

1.2.1 偏置電路和基準(zhǔn)啟動(dòng)原理

帶 隙 基 準(zhǔn) 的 偏 置 電 路 由 M1、M2、M4、M5、M6、M7、M8、M9、M10、M11、M12和 M13組成，采用了共源共柵電流鏡結(jié)構(gòu)。由于這種結(jié)構(gòu)具有較高的輸出阻抗，而高輸出阻抗電流源又具有良好的“屏蔽特性”，即輸入電壓產(chǎn)生較大的電壓變化，相應(yīng)的輸出電壓變化很小[5]，因而對(duì)電源端的噪聲干擾信號(hào)有較強(qiáng)的抑制能力，因此可以顯著改善基準(zhǔn)源的電源抑制比（PSRR）。

當(dāng)EN輸入端電壓 VEN≥0.9 V時(shí)，XEN輸入端為低電平，M14導(dǎo)通，使 E 點(diǎn)電位為高電平（VCC），使 M1、M4、M8、M11截止；M20導(dǎo)通，使AMP的輸出OUT點(diǎn)電位為零電位，使M7、M10截止，從而使 D 點(diǎn)電位為高電位，使 M2、M5、M6、M9和 M12截止。此時(shí)偏置電路處于關(guān)斷狀態(tài)，同時(shí)EN的高電平使M3、M15、M20導(dǎo)通，使溫度補(bǔ)償電路、運(yùn)算放大器關(guān)斷，從而使整個(gè)基準(zhǔn)源模塊處于關(guān)斷狀態(tài)。

當(dāng)EN引腳輸入電壓VEN≤0.4 V時(shí)，XEN為高電平。該電路利用電容C1進(jìn)行軟啟動(dòng)，在芯片上電瞬間，由上電啟動(dòng)模塊輸出的信號(hào)線START端送來(lái)一預(yù)置脈沖電壓，對(duì)電容C1充電，同時(shí)使 M7、M10導(dǎo)通，則 M6、M1、M2、M8、M9導(dǎo)通，偏置電路開始工作，VREF端產(chǎn)生輸出電壓，實(shí)現(xiàn)基準(zhǔn)源模塊的啟動(dòng)。此時(shí)電容C1作為頻率補(bǔ)償電容[6]。所以經(jīng)過(guò)一段時(shí)間（30 μs左右），這個(gè)閉合回路將達(dá)到穩(wěn)定，基準(zhǔn)建立起來(lái)，最終值為1.22 V。以下對(duì)基準(zhǔn)源模塊所作分析均基于基準(zhǔn)源模塊的正常工作狀態(tài)。

圖2 帶隙基準(zhǔn)電路Fig.2 Bandgap circuit

1.2.2 溫度補(bǔ)償和PTAT電流源的產(chǎn)生原理

如圖 2 所示，R1、R2、R3、Q1和 Q2構(gòu)成帶隙基準(zhǔn)電壓電路，電阻R3對(duì)應(yīng)圖1中的電阻R1，R1對(duì)應(yīng)圖 1中的R2，電阻R2對(duì)應(yīng)圖1中的R3，Q1和Q2分別對(duì)應(yīng)基準(zhǔn)等效架構(gòu)圖中的Q2和 Q1。 由式（5），得：

在獲得精確帶隙電壓基準(zhǔn)的同時(shí)，還可獲得提供給其他模塊電路的與絕對(duì)溫度成比例的PTAT（Proportional to Absolute Temperature）電流[8]。 由式（4）可得，

從上式可以看出，電流I0與電源電壓無(wú)關(guān)，而只與絕對(duì)溫度成比例，即PTAT電流。由于成電流鏡關(guān)系的M12和M2的寬長(zhǎng)比相同，個(gè)數(shù)比為1∶6，因此可以得到輸出的供給其他模塊的電流為I0六分之一的PTAT電流。

1.2.3 負(fù)反饋原理分析

差分運(yùn)放AMP的作用是對(duì)基準(zhǔn)電壓的變化量反饋并放大，通過(guò)反饋回路的作用使基準(zhǔn)源電壓穩(wěn)定。M16和M18構(gòu)成源耦合對(duì)管，M17和M19組成鏡像電流源，既作為差分放大器的有源負(fù)載，又實(shí)現(xiàn)雙端輸入到單端輸出的轉(zhuǎn)換。

如圖1所示，反饋電路的作用是將差分放大器輸出的基準(zhǔn)源誤差信號(hào)送回到溫度補(bǔ)償電路中，反相調(diào)節(jié)基準(zhǔn)源電壓，使其穩(wěn)定。主要由M7、M6構(gòu)成第一路反饋，控制D點(diǎn)電位；M10、M9、M8構(gòu)成第二路反饋，控制E點(diǎn)電位。從而形成雙反饋結(jié)構(gòu)，加快了反饋的速度，使參考電壓更加穩(wěn)定。

當(dāng)VREF上升時(shí)，導(dǎo)致B點(diǎn)電位上升，通過(guò)差分放大器的放大作用，使VSTART降低，一方面，使得M10導(dǎo)通性變差，D點(diǎn)電位提高，M2和M5導(dǎo)通性變差；另一方面，使得M10導(dǎo)通性變差，E點(diǎn)電位提高，M1和M4導(dǎo)通性變差；在M1和M2的共同作用下，使M2漏極輸出電流迅速減小，使VREF迅速下降而得以穩(wěn)定，其反饋過(guò)程如下（↑表示增加，↓表示減小，→表示變化過(guò)程）：

1.2.4 關(guān)鍵元件的參數(shù)設(shè)計(jì)

通過(guò)選取適當(dāng)?shù)脑骷?shù)，調(diào)節(jié)出合適的工作點(diǎn)，實(shí)現(xiàn)25℃時(shí)零溫度系數(shù)的1.22 V帶隙電壓基準(zhǔn)，同時(shí)要求很低的靜態(tài)電流。

由式（5）可知，當(dāng)工藝確定以后，在微電流的工作狀態(tài)下，VEB及其溫度系數(shù)可以確定；為了使Q2和Q1在版圖布局設(shè)計(jì)時(shí)，具有更好的對(duì)稱性，通常 N選取 4、6、8、10，這里選N=8。

為滿足零溫度系數(shù)，對(duì)式（5）兩邊求導(dǎo)，考慮VEB和VT的溫度系數(shù)近似得

代入式（4）得

為了使I0較小，而且為了減少版圖面積而使（R1+R2）較小，則需要仔細(xì)設(shè)計(jì)電阻值。實(shí)際設(shè)計(jì)中若取N=8，R2=2.5R1，則根據(jù)（8）式可得

設(shè)計(jì)時(shí)需要根據(jù)靜態(tài)電流的要求確定電阻值。當(dāng)VEB1=0.6 V，T=25℃時(shí)，可以計(jì)算出帶隙基準(zhǔn)電壓值：

本系統(tǒng)需要1.22 V的基準(zhǔn)電壓，則可以通過(guò)微調(diào)元器件參數(shù)獲得。

根據(jù)MOS管的寬長(zhǎng)比特點(diǎn)，偏置電路之間的電流關(guān)系設(shè)計(jì)為：

因此電路中的靜態(tài)電流IQREF大小為

1．2．5 基準(zhǔn)的精度調(diào)節(jié)

為了使電壓基準(zhǔn)的精度更高，在設(shè)計(jì)時(shí)需要對(duì)基準(zhǔn)的精度進(jìn)行調(diào)節(jié)。本設(shè)計(jì)中采用的精度調(diào)節(jié)方法是用調(diào)節(jié)電阻，如圖3所示。在電阻R1和R2中加調(diào)節(jié)腳，其中從R1分出來(lái)的電阻RA負(fù)責(zé)將基準(zhǔn)電壓調(diào)大，而從R2分出來(lái)的電阻RB1、RB2、RB3負(fù)責(zé)將基準(zhǔn)電壓調(diào)小。設(shè)計(jì)時(shí)需要把握的是：根據(jù)基準(zhǔn)的精度要求和工藝情況，確定對(duì)基準(zhǔn)調(diào)節(jié)的最大范圍和最小步長(zhǎng)（受調(diào)節(jié)腳的數(shù)目限制）。版圖完成階段各個(gè)調(diào)節(jié)腳是用反向的二極管連接的，芯片制造完成后根據(jù)實(shí)際情況對(duì)這些二極管用大電流進(jìn)行擊穿，以達(dá)到調(diào)節(jié)的目的。

圖3 基準(zhǔn)電路電阻調(diào)節(jié)方法Fig.3 Trimming method of bandgap

1．2．6 版圖設(shè)計(jì)

設(shè)計(jì)的帶隙基準(zhǔn)版圖如圖4所示。在版圖布局方面，面積比為8：1（Q1和Q2）的9個(gè)襯底PNP管以九宮格布局法形成[9]。對(duì)于PMOS輸入對(duì)和電流鏡則采用將相同的管子進(jìn)行并聯(lián)組成大管子的方法來(lái)提高精度。這些管子采用單位匹配和同質(zhì)心的布局方法，可以降低運(yùn)放的漂移電壓，使得電流不匹配程度降至最低，提高工作精度。

2 仿真驗(yàn)證結(jié)果

圖4 帶隙基準(zhǔn)版圖設(shè)計(jì)Fig.4 Layout of proposed bandgap

對(duì)設(shè)計(jì)電路進(jìn)行了性能指標(biāo)的仿真驗(yàn)證。仿真軟件采用Hspice，仿真模型基于Hynix 0.5 μm CMOS工藝，仿真條件為25℃下全典型模型。

基準(zhǔn)電壓在典型模型下的特性仿真驗(yàn)證結(jié)果如圖5所示，與計(jì)算結(jié)果基本一致。從中可以看出，在25℃時(shí)，溫度系數(shù)幾乎為零，基準(zhǔn)電壓隨電源電壓變化小于0.1 mV；在全部溫度變化范圍內(nèi)（-40～125℃）基準(zhǔn)電壓變化最大4.8 mV，因此具有很好的溫度特性。

圖5 基準(zhǔn)電壓的電源和溫度特性曲線Fig.5 Power supply and temperature characteristics

3 結(jié)束語(yǔ)

文中設(shè)計(jì)了一種應(yīng)用于集成穩(wěn)壓器的高精度帶隙基準(zhǔn)電壓源電路。采用共源共柵電流鏡結(jié)構(gòu)以及精度調(diào)節(jié)技術(shù)，有效保證了電壓基準(zhǔn)的溫度穩(wěn)定性和輸出電壓精度。經(jīng)Hynix 0.5 μm CMOS工藝仿真表明，在25℃常溫時(shí)，基準(zhǔn)電壓隨電源電壓變化小于0.1 mV；在-40～125℃溫度變化范圍內(nèi)，基準(zhǔn)電壓變化最大4.8 mV，滿足設(shè)計(jì)指標(biāo)要求。該電路已成功應(yīng)用于某型線性集成穩(wěn)壓器芯片的設(shè)計(jì)中，并在Hynix投片。

[1]來(lái)新泉，郝琦，袁冰，等.一種二階曲率補(bǔ)償?shù)母呔葞痘鶞?zhǔn)電壓源[J].西安電子科技大學(xué)學(xué)報(bào)：自然科學(xué)版，2010（10）：910-915.

LAI Xin-quan，HAO Qi，YUAN Bing，et al.High Precision bandgap reference with 2nd order curvature compensation[J].Journal of XIDIAN University，2010（10）：910-915.

[2]汪謙，肖曼，項(xiàng)川.電壓源型多電平換流器高壓直流輸電綜述[J].陜西電力，2013（1）：68-72，90.

WANG Qian，XIAO Man，XIANG Chuan.Application of voltage source type multilevel converter in HVDC[J].Shaanxi Electric Power，2013（1）：68-72，90.

[3]Gray P R，Hurst P J，Meyer R G.Analysis and Design of Analog Integrated Circuits[M].Fourth Edition，New York：John wiley&Sons， Inc，2001.

[4]Allen P E，Holberg D R.CMOS Analog Circuit Design[M].Beijing:Publishing House of Electronics Industry，2002.

[5]Razavi B.Design of Analog CMOS Integrated Circuits[M].Boston， MA：McGraw-Hill Inc.，2001.

[6]Basso C，F(xiàn)ourtet C，Kadanka P.Get Your Best From Your LDO Designs[Z].Motorola Semiconductor Inc，1998.

[7]周祥才，楊錚.NTC熱敏電阻線性化溫度補(bǔ)償電路設(shè)計(jì)與研究[J].工業(yè)儀表與自動(dòng)化裝置，2012（1）：102-103，107.

ZHOU Xiang-cai，YANG Zheng.The design and research of NTC thermistor linearization and temperature compensation circuit[J].Industrial Instrumentation&Automation，2012（1）：102-103，107.

[8]Najafizadeh L，F(xiàn)ilanovsky I M.A Simple Voltage Refrence using transistor with ZTC point and PTAT current source[C]//Proc.Int.Symposium on Circuits and Systems（ISCAS’04），2004：909-911.

[9]朱正涌.半導(dǎo)體集成電路[M].北京：清華大學(xué)出版社，2001.