陳鴻波

摘要：隨著信息技術(shù)的發(fā)展，在生活和工作中應(yīng)用計(jì)算機(jī)的范圍也在逐步的擴(kuò)大，人們通常依靠計(jì)算機(jī)進(jìn)行數(shù)據(jù)的優(yōu)化處理，借助計(jì)算機(jī)強(qiáng)大的數(shù)據(jù)處理能力，能夠很大程度的提升信息處理的效率。在數(shù)據(jù)的處理中，對于計(jì)算機(jī)的處理效率和性能也提出了更高的要求，因此在解決這個(gè)問題的時(shí)候，要進(jìn)行可重構(gòu)計(jì)算機(jī)處理，從硬件和軟件兩個(gè)方面共同的優(yōu)化計(jì)算機(jī)的通信效率。本文針對共享存儲可重構(gòu)計(jì)算機(jī)軟硬件通信進(jìn)行了相關(guān)的討論。

關(guān)鍵詞：共享存儲；可重構(gòu)計(jì)算機(jī)；軟硬件通信；優(yōu)化實(shí)現(xiàn)可重構(gòu)計(jì)算機(jī)一直是我國在對計(jì)算機(jī)性能研究中的重點(diǎn)課題，對于計(jì)算機(jī)進(jìn)行重構(gòu)可以提升計(jì)算的數(shù)據(jù)處理能力，從硬件和軟件兩個(gè)方面進(jìn)行綜合的考慮，可以實(shí)現(xiàn)通信效率的最大化提升，讓計(jì)算機(jī)的數(shù)據(jù)實(shí)現(xiàn)共享，優(yōu)化計(jì)算機(jī)的系統(tǒng)設(shè)計(jì)，讓計(jì)算機(jī)的性能得到最大限度的提升。

1可重構(gòu)計(jì)算機(jī)與共享存儲

在對計(jì)算機(jī)進(jìn)行重構(gòu)的時(shí)候需要進(jìn)行兩個(gè)方面的重構(gòu)，首先的計(jì)算機(jī)的硬件部分，這一部分可以靠編程進(jìn)行重構(gòu)，另一方面就是軟件部分，這部分的改變和硬件較為相似。在對這兩部分進(jìn)行重組后，可以最大程度的優(yōu)化計(jì)算機(jī)的程序，讓計(jì)算機(jī)的性能得到最佳的提升。從現(xiàn)有的技術(shù)上看，通過這兩部分實(shí)現(xiàn)可重構(gòu)計(jì)算機(jī)還存在著很多的難度。共享存儲可重構(gòu)計(jì)算機(jī)就是在大規(guī)模的數(shù)據(jù)中進(jìn)行處理時(shí)計(jì)算機(jī)的綜合性能，在普通的計(jì)算機(jī)上實(shí)現(xiàn)的時(shí)候，主要依靠的是PCI-Express,通過其處理的相關(guān)的數(shù)據(jù)，與FPGA相連接，讓FPGA能夠及時(shí)的訪問計(jì)算機(jī)系統(tǒng)中的相關(guān)內(nèi)容，實(shí)現(xiàn)數(shù)據(jù)的優(yōu)化計(jì)算。

2共享存儲可重構(gòu)計(jì)算機(jī)的重點(diǎn)

2.1 硬件的粒度

硬件的粒度是計(jì)算中硬件的綜合，并且能夠完整的表達(dá)數(shù)據(jù)的集中量，在可重構(gòu)的計(jì)算中，硬件粒度直接決定了計(jì)算機(jī)硬件的使用效率，如果計(jì)算機(jī)處理數(shù)據(jù)的效率越高，那么其使用的是硬件數(shù)量就少，相反的話如果硬件粒度的下降，那么計(jì)算機(jī)運(yùn)行的效率就越低。硬件的粒度越高，硬件的數(shù)量就越少，計(jì)算機(jī)的運(yùn)行效率就越高，計(jì)算機(jī)的成本就越低。現(xiàn)階段的硬件粒度遠(yuǎn)不能滿足計(jì)算機(jī)的處理，在進(jìn)行電路的整理中，通常采用的是邏輯門的運(yùn)算。通過算法邏輯單元的重算能夠?qū)崿F(xiàn)可重構(gòu)計(jì)算機(jī)計(jì)算的算法單元最大化，即FPGA單位。在這種方法進(jìn)行重構(gòu)時(shí)，也可以叫做算法單元的重構(gòu)。依靠FPGA算法的靈活性，可以最大限度的實(shí)現(xiàn)共享存儲的可重構(gòu)計(jì)算機(jī)。

2.2 計(jì)算機(jī)和處理器的距離

從重構(gòu)的線路組成上看，在實(shí)際的運(yùn)行中可重構(gòu)的計(jì)算機(jī)仍然具有很多的缺點(diǎn)，計(jì)算機(jī)的總線并沒有和計(jì)算機(jī)系統(tǒng)的硬件相連，使得總線只能對CPU的工作進(jìn)行輔助。計(jì)算機(jī)硬件和處理器之間的距離過大，使得計(jì)算機(jī)的通信效率不高，因此在進(jìn)行可重構(gòu)的計(jì)算機(jī)優(yōu)化時(shí)，需要從根本上解決硬件和處理器之間的距離問題。最簡單的辦法就是將計(jì)算機(jī)硬件和處理器直接連接在一起，讓處理器直接對計(jì)算機(jī)系統(tǒng)進(jìn)行訪問，并且對其中的數(shù)據(jù)進(jìn)行計(jì)算，以此更好的提升計(jì)算機(jī)的數(shù)據(jù)處理效率。

2.3 計(jì)算機(jī)的容量

可重構(gòu)計(jì)算機(jī)的容量直接決定了計(jì)算機(jī)的性能，通常來說，如果降低了計(jì)算機(jī)硬件的數(shù)量，再進(jìn)行重構(gòu)系統(tǒng)的時(shí)候，計(jì)算機(jī)的性能就會提升很多。在實(shí)際的運(yùn)用中，由于用戶的需求不同，在進(jìn)行硬件和軟件數(shù)量選擇的時(shí)候也存在著很多的差異，因此計(jì)算機(jī)的性能是由硬件和軟件兩部分共同組成的。另外在對計(jì)算機(jī)進(jìn)行重組的時(shí)候，技術(shù)人員的操作也會直接影響了計(jì)算機(jī)的性能和處理的效率。

3共享存儲可重構(gòu)計(jì)算機(jī)軟硬件通信的優(yōu)化實(shí)現(xiàn)

進(jìn)行系統(tǒng)優(yōu)化時(shí)的主要載體是PFGA，同時(shí)采用Nios Ⅱ輔助數(shù)據(jù)的處理，并且實(shí)現(xiàn)計(jì)算的獨(dú)立。想要更好的提升系統(tǒng)性能，需要保持Nios Ⅱ的獨(dú)立性，從而保證數(shù)據(jù)訪問的獨(dú)立性。

3.1 存儲的獨(dú)立訪問

首先對計(jì)算機(jī)的總線進(jìn)行翻譯，并且對地址進(jìn)行查詢，讓總線中的地質(zhì)和計(jì)算機(jī)中的地質(zhì)相呼應(yīng)，從而保證計(jì)算機(jī)的運(yùn)行效率，如果兩者的地址出現(xiàn)空口，則出現(xiàn)了數(shù)據(jù)處理錯(cuò)誤，讓PGD對錯(cuò)誤的頁面進(jìn)行檢查。相關(guān)的組間可以對FPGA進(jìn)行重新的計(jì)算，保證計(jì)算機(jī)的處理效率。

3.2 共享存儲的實(shí)現(xiàn)

在實(shí)現(xiàn)數(shù)據(jù)的共享存儲是，需要用到POSIX信號，并且保證信號動(dòng)作的原子性，這樣才能使得數(shù)據(jù)被有效的訪問，從而實(shí)現(xiàn)數(shù)據(jù)的共享。在保證原子性的過程中，需要使用總線的鎖定功能，保證原子的操作被有效的執(zhí)行。

4結(jié)語

在進(jìn)行可重構(gòu)的計(jì)算機(jī)處理中，需要從硬件和軟件兩部分進(jìn)行，實(shí)現(xiàn)計(jì)算機(jī)通信效率的最大化。按照計(jì)算機(jī)重組中的重點(diǎn)進(jìn)行，并且要保持Nios Ⅱ的獨(dú)立性，從而更好的實(shí)現(xiàn)數(shù)據(jù)的共享，現(xiàn)階段我國對于計(jì)算機(jī)的可重構(gòu)計(jì)算還處于研發(fā)階段，想要進(jìn)行市場投入就必須要結(jié)合用戶的需要進(jìn)行。要加強(qiáng)對共享存儲可重構(gòu)計(jì)算機(jī)軟硬件通信的優(yōu)化研究，提升計(jì)算機(jī)的數(shù)據(jù)處理效率，讓計(jì)算機(jī)更好的為人們的生活服務(wù)。

[參考文獻(xiàn)]

[1]荀長慶,楊乾明,伍楠,文梅,張春元.共享存儲可重構(gòu)計(jì)算機(jī)軟硬件通信的優(yōu)化實(shí)現(xiàn)[J].計(jì)算機(jī)研究與發(fā)展,2013(08).

[2]馬暢.共享存儲可重構(gòu)計(jì)算機(jī)軟硬件通信的優(yōu)化實(shí)現(xiàn)之我見[J].計(jì)算機(jī)光盤軟件與應(yīng)用,2013(23).

[3]Saldana M,Chow P.TMD-MPI:An Mpi implementation for multiple processors across multiple FPGAs[C].Proc of the 16th int conf on Filed Programmable Logic and Applications .Piscataway,NJ:IEEE,2006:1-6.

[4]王學(xué)寶,朱勇,鄭波祥.基于FPGA的Compact PCI Express通信接口模塊設(shè)計(jì)研究與實(shí)現(xiàn)[J].電子技術(shù)應(yīng)用,2010(1).