和軍平， 馮巨標(biāo)， 李遠(yuǎn)航

(哈爾濱工業(yè)大學(xué)深圳研究生院，廣東深圳 518055)

0 引言

數(shù)字信號(hào)畸變的成因和預(yù)測(cè)是高速數(shù)字電路信號(hào)完整性設(shè)計(jì)和電源完整性設(shè)計(jì)中的關(guān)鍵問(wèn)題［1－2］。當(dāng)今高密度印制電路板中繁多的高頻數(shù)字信號(hào)、復(fù)雜結(jié)構(gòu)和分布的互連線、過(guò)孔、電源分配網(wǎng)絡(luò)(PDN)等使得信號(hào)間相互影響的準(zhǔn)確分析和預(yù)測(cè)更具高度的挑戰(zhàn)性［3－5］。在印制電路板信號(hào)完整性分析及設(shè)計(jì)領(lǐng)域，國(guó)內(nèi)外研究多集中在信號(hào)線間的噪聲串?dāng)_、反射、時(shí)延等方面［6－7］。對(duì)于電源分配網(wǎng)絡(luò)，人們多從供電電壓允許波動(dòng)幅值的角度研究阻抗降低、電容解耦、空腔諧振等現(xiàn)象［8－9］。而事實(shí)上，在目前高密度印制電路板中，電源分配網(wǎng)絡(luò)對(duì)高速敏感信號(hào)線的近場(chǎng)干擾也成為數(shù)字電路工作異常的一個(gè)重要原因。特別的，目前同步Buck變換器因其高效、體積小而在負(fù)載端DC/DC電源中得到了廣泛應(yīng)用，Buck變換器的高速開(kāi)關(guān)會(huì)在印制電路板電源分配網(wǎng)絡(luò)中產(chǎn)生高幅值的瞬態(tài)尖峰噪聲，易對(duì)臨近高速數(shù)字信號(hào)產(chǎn)生危害，然而對(duì)電源分配網(wǎng)絡(luò)與信號(hào)線間相互影響的細(xì)致研究尚少［10－11］。

本文即針對(duì)某一多層印制電路板中電源分配網(wǎng)絡(luò)對(duì)臨近低壓差分線(LVDS)的干擾現(xiàn)象進(jìn)行量化研究，在分析干擾源特征和耦合機(jī)理的基礎(chǔ)上，建立同步Buck變換器干擾源的高頻電路模型，繼而利用有限時(shí)域積分技術(shù)提取出復(fù)雜結(jié)構(gòu)的近場(chǎng)干擾耦合通道的電路模型，再將兩者結(jié)合起來(lái)，實(shí)現(xiàn)對(duì)低壓差分線干擾的準(zhǔn)確預(yù)測(cè)。論文首先介紹所研究的多層印制電路板的結(jié)構(gòu)和干擾現(xiàn)象，隨后對(duì)干擾形成和傳播機(jī)理進(jìn)行分析，進(jìn)而利用場(chǎng)－路結(jié)合、實(shí)測(cè)和電磁仿真結(jié)合的方式建立噪聲源和耦合通道模型，實(shí)現(xiàn)對(duì)干擾的預(yù)測(cè)，并與實(shí)際測(cè)量結(jié)果進(jìn)行了對(duì)比。最后，本文對(duì)幾種典型布局下，干擾的耦合特性情況也進(jìn)行了細(xì)致分析，并提出了改善措施。

1 多層印制板開(kāi)關(guān)電源對(duì)LVDS信號(hào)的干擾

所研究高速數(shù)字電路的印制電路的主要結(jié)構(gòu)和組成具體如圖1所示。其印制板為6層結(jié)構(gòu)、FR4材質(zhì)、4mil層厚。其在板同步Buck變換器安裝在頂層，該變換器通過(guò)過(guò)孔從下方的12 V電源分配網(wǎng)絡(luò)PDN抽取電流。信號(hào)層與電源層相鄰，且經(jīng)大面積的地層與頂層、底層的元器件隔開(kāi)。自然的，電源層的12 V電源分配網(wǎng)絡(luò)與信號(hào)層的低壓差分信號(hào)線對(duì)(LVDS)容易相鄰。差分信號(hào)雖有良好的抗外界干擾能力，但其在高密度印制電路板中也不易做到理想對(duì)稱。該電路工作時(shí)即觀測(cè)到LVDS信號(hào)誤碼率偏高。實(shí)測(cè)發(fā)現(xiàn)該LVDS線間存在峰峰值可達(dá)幾十毫伏的尖峰噪聲，且該尖峰噪聲與12 V電源分配網(wǎng)絡(luò)上的尖峰噪聲、Buck變換器開(kāi)關(guān)上的電壓跳變?cè)跁r(shí)間上同步，具體波形如圖2所示。

圖1 多層PCB板中PDN與信號(hào)線的布局結(jié)構(gòu)Fig.1 Layout of PDN and LVDS in a multilayer PCB

已有研究表明，同步Buck變換器功率管高速通斷，并與電路的寄生參數(shù)共同作用，會(huì)在功率開(kāi)關(guān)、Buck輸入線/輸出線、周圍空間形成高幅值的瞬態(tài)尖峰電壓或電流噪聲，嚴(yán)重時(shí)即可造成干擾［11－13］。由于本同步Buck變換器處于頂層，其緊鄰下方為具有高頻屏蔽功能的大面積地層，因而B(niǎo)uck主電路的空間電磁場(chǎng)很難直接耦合到介于兩地層間的高速信號(hào)線上;然而，同步Buck變換器在開(kāi)關(guān)瞬態(tài)時(shí)會(huì)從12V電源分配網(wǎng)絡(luò)中抽取高幅值的瞬時(shí)電流，造成12V電源分配網(wǎng)絡(luò)上出現(xiàn)尖峰電壓噪聲。同處于兩GND層間的12V電源分配網(wǎng)絡(luò)與高速信號(hào)線臨近，其間易存在近場(chǎng)耦合，尖峰噪聲即可通過(guò)耦合而傳播到LVDS線對(duì)上，進(jìn)而產(chǎn)生干擾。

圖2 Buck變換器對(duì)LVDS信號(hào)線干擾實(shí)測(cè)波形Fig.2 Measured EMI waveforms from Buck to LVDS

故而高密度印制電路中電源分配網(wǎng)絡(luò)易對(duì)臨近高速數(shù)字信號(hào)形成干擾。特別地，目前同步Buck變換器開(kāi)關(guān)瞬態(tài)已可短至3ns，涉及頻帶達(dá)百兆赫茲，加之電源分配網(wǎng)絡(luò)與高速信號(hào)線間相對(duì)位置復(fù)雜，對(duì)干擾進(jìn)行準(zhǔn)確預(yù)測(cè)、量化指導(dǎo)復(fù)雜PCB的設(shè)計(jì)有著相當(dāng)難度。本文即利用測(cè)試、電磁仿真方法建立起噪聲源和耦合通道的精確電路模型，實(shí)現(xiàn)對(duì)瞬態(tài)尖峰干擾的快速、準(zhǔn)確預(yù)測(cè)和分析。

2 開(kāi)關(guān)電源對(duì)LVDS尖峰干擾的模型

根據(jù)電磁干擾三要素原則，本文在分析干擾源、干擾傳播路徑的基礎(chǔ)上，建立起其各自的精確模型，最后組合起來(lái)形成尖峰干擾預(yù)測(cè)模型。

2.1 Buck變換器尖峰噪聲模型

本文同步Buck變換器主電路原理如圖3所示，其輸入電壓12 V、輸出電壓3.3 V、額定輸出電流10 A、工作頻率600 kHz。其中，12 V輸入電壓由12 V電源分配網(wǎng)絡(luò)得到。分析可知，Buck變換器Q1中的尖峰電流是輸入12 V電源分配網(wǎng)絡(luò)上電壓尖峰噪聲形成的直接原因。Q2源漏極電壓是Buck輸出端電壓尖峰噪聲形成的直接原因。利用準(zhǔn)確的開(kāi)關(guān)器件宏模型、準(zhǔn)確的電感器、電容器及PCB互連線模型，可以預(yù)測(cè)Buck變換器的各開(kāi)關(guān)噪聲［14－15］。本文采用Agilent4396B實(shí)測(cè)方法，得到電感、電容等無(wú)源器件和Buck電源PCB連線的高頻模型，再結(jié)合Saber軟件庫(kù)中開(kāi)關(guān)器件宏模型即建立起圖4所示的同步Buck變換器噪聲的電路仿真模型。

圖3 同步Buck變換器主電路Fig.3 Synchronic Buck converter’s main circuit

圖4 同步Buck電路高頻EMI模型Fig.4 High frequency EMI model of synchronic Buck

在圖4模型中，電路交流環(huán)路的寄生電感Lloop、MOSFET管源漏極間寄生電容Cds、環(huán)路寄生電阻對(duì)電壓、電流振蕩尖峰峰值幅值、頻率起著重要作用［11］。對(duì)該模型進(jìn)行時(shí)域仿真，可得到開(kāi)關(guān)管Q2兩端的電壓、12 V電源分配網(wǎng)絡(luò)上的噪聲電壓波形。圖5顯示了仿真Q2兩端的電壓整形和12 V電源分配網(wǎng)絡(luò)的噪聲波形。可見(jiàn)，在功率開(kāi)關(guān)開(kāi)通、關(guān)斷瞬間，在Q2兩端和12 V電源分配網(wǎng)絡(luò)上均出現(xiàn)了尖峰電壓。圖6顯示了相應(yīng)的實(shí)測(cè)噪聲波形。比較后可看出，兩者在尖峰振蕩頻率、幅值及趨勢(shì)上一致，表明所建噪聲源的模型是有效的。

圖5 Q2兩端電壓及12 V PDN噪聲電壓仿真波形Fig.5 Simulated waveforms of Q2Vds and 12 V PDN noise

圖6 實(shí)測(cè)12 V輸入線電壓噪聲波形Fig.6 Measured waveforms of Q2voltage and 12 V PDN noise

2.2 PDN與LVDS近場(chǎng)耦合模型

所研究的12 V電源分配網(wǎng)絡(luò)與低壓差分信號(hào)線的細(xì)致結(jié)構(gòu)如圖7所示。電源分配網(wǎng)絡(luò)和差分信號(hào)線處于不同層，兩者的尺寸及相對(duì)位置也不很規(guī)則。它們通過(guò)各自的過(guò)孔與頂層的元器件相接。其中，12 V電源分配網(wǎng)絡(luò)寬3 cm、長(zhǎng)10 cm。差分信號(hào)線線寬4 mil、線間距8 mil、線長(zhǎng)7 cm，以保持50 Ω特性阻抗。嚴(yán)格來(lái)講，在各過(guò)孔、電源分配網(wǎng)絡(luò)及差分信號(hào)線均存在近場(chǎng)耦合，但由于上述結(jié)構(gòu)復(fù)雜，其耦合關(guān)系難用解析形式求出，用簡(jiǎn)單集總電路元件來(lái)描述也存在微小參數(shù)測(cè)量困難、高頻時(shí)分布效應(yīng)明顯等問(wèn)題，故本文利用基于有限時(shí)域積分電磁計(jì)算工具提取三維耦合的PEEC高頻電路模型。

圖712 V PDN與LVDS布局示意Fig.7 Detail layout of PDN and LVDS

2.2.1PDN與LVDS耦合參數(shù)模型的提取

部分元等效電路(PEEC)法以麥克斯韋積分電磁方程為出發(fā)點(diǎn)，將三維結(jié)構(gòu)導(dǎo)體分解為多個(gè)網(wǎng)格單元，每個(gè)網(wǎng)格單元由電阻、電感和電容代表，再計(jì)算出這些單元間的互感和互容，從而將三維導(dǎo)體等效成一個(gè)復(fù)雜的電路模型。PEEC方法具有精度高，速度快等優(yōu)點(diǎn)，可準(zhǔn)確地得出復(fù)雜結(jié)構(gòu)導(dǎo)體的高頻電路模型［16］。利用PEEC方法，復(fù)雜結(jié)構(gòu)的PCB導(dǎo)體也可通過(guò)合理的剖分，轉(zhuǎn)化成由集總元件組成的等效電路模型，進(jìn)而利用通用的電路分析方法或軟件進(jìn)行時(shí)域、頻域的分析。

本研究利用CST PCB Module軟件對(duì)圖7所示的PCB進(jìn)行PEEC電路參數(shù)提取。CST PCB Module軟件可以方便的導(dǎo)入Protel的PCB設(shè)計(jì)，再設(shè)定適當(dāng)?shù)钠史殖叽鐓?shù)，即可得到整個(gè)PCB的高頻電路模型，從而得到了包含12 V電源分配網(wǎng)絡(luò)與低壓差分信號(hào)線間耦合效應(yīng)的電路模型，該模型具體參數(shù)過(guò)多，故用圖8中間的方塊進(jìn)行對(duì)外等效示意。

2.2 .2PDN與LVDS端接器件的等效模型

眾所周知，近場(chǎng)耦合干擾的強(qiáng)弱還與12 V電源分配網(wǎng)絡(luò)、差分信號(hào)線對(duì)的端接器件有密切關(guān)系。12 V電源分配網(wǎng)絡(luò)的一端接Buck變換器的輸入，另一端接一組解耦電容;差分信號(hào)線對(duì)的兩端則分別接差分驅(qū)動(dòng)器和差分接收器。上述端接器件的內(nèi)部結(jié)構(gòu)復(fù)雜，為簡(jiǎn)化處理，本文利用這些器件的端口等效阻抗來(lái)近似其端接效應(yīng)。12 V電源分配網(wǎng)絡(luò)的解耦電容的阻抗可測(cè)量得出，其值設(shè)為Z。差分驅(qū)動(dòng)器和差分接收器的內(nèi)部電路結(jié)構(gòu)復(fù)雜，本文在分析其主要結(jié)構(gòu)基礎(chǔ)上，確定差分信號(hào)驅(qū)動(dòng)器和接收器對(duì)外等效阻抗模型。

差分驅(qū)動(dòng)器主要由平衡驅(qū)動(dòng)電路和反饋回路構(gòu)成［17］。根據(jù)其結(jié)構(gòu)，本文使用10 kΩ接地電阻表示驅(qū)動(dòng)器電流源的內(nèi)阻，用連接于兩條驅(qū)動(dòng)線間的100 Ω電阻表示阻抗匹配電阻，這樣得到圖8右側(cè)所示的驅(qū)動(dòng)器等效阻抗［17］;由于差分接收器輸入阻抗與差分線對(duì)的特性阻抗匹配，本文在兩根差分線的接收端上各接一個(gè)50 Ω接地電阻，以匹配差分線的差模阻抗，具體電路如圖8左側(cè)部分［17］。當(dāng)然，差分信號(hào)驅(qū)動(dòng)器和接收器的等效端接電阻還會(huì)有寄生電容，但其值很小、影響不大，故本模型未予標(biāo)出。

將上述PDN與LVDS的近場(chǎng)耦合PEEC電路模型、PDN與LVDS端接器件的等效阻抗模型組合起來(lái)，就得到圖8所示的PDN與LVDS近場(chǎng)耦合的高頻電路模型。

圖8 PDN與LVDS間耦合效應(yīng)的CST模型Fig.8 Coupling effect CST model between PDN and LVDS

3 干擾模型的驗(yàn)證和分析

3.1 干擾模型的預(yù)測(cè)和驗(yàn)證

將同步Buck變換器的干擾源高頻電路模型和干擾耦合通道高頻模型結(jié)合起來(lái)，就可以預(yù)測(cè)干擾。然而，直接將兩個(gè)高頻電路連接起來(lái)進(jìn)行時(shí)域仿真，會(huì)因開(kāi)關(guān)瞬態(tài)時(shí)間短、耦合通道參數(shù)多而運(yùn)算時(shí)間很長(zhǎng)。本文進(jìn)而采用先用Saber軟件仿真出Buck變換器產(chǎn)生的12 V電源分配網(wǎng)絡(luò)的噪聲波形，再將其導(dǎo)入圖8所示的耦合通道模型進(jìn)行仿真，從而快速得到LVDS上遭受到干擾波形。

具體來(lái)講，將圖5仿真得到的12 V電源分配網(wǎng)絡(luò)的噪聲再作為激勵(lì)源，加入到圖8的激勵(lì)源端口，由CST Circuit模塊進(jìn)行仿真運(yùn)算。圖9(a)顯示了12 V電源分配網(wǎng)絡(luò)與差分信號(hào)線對(duì)平行、間距10 mil時(shí)，仿真得到LVDS線間干擾波形，圖9(b)進(jìn)一步顯示了Q2關(guān)斷瞬間實(shí)測(cè)和仿真的干擾細(xì)節(jié)波形，可以看出兩者在幅值、振蕩頻率、變化趨勢(shì)上很接近，表明所建的干擾預(yù)測(cè)模型是有效的。

圖9 LVDS實(shí)測(cè)和仿真干擾波形Fig.9 Measured and simulated EMI waveforms in LVDS

3.2 PDN與LVDS耦合分析與改善

除預(yù)測(cè)干擾外，所建的干擾模型還可用來(lái)量化考察不同布局下電源分配網(wǎng)絡(luò)與低壓差分信號(hào)線間的耦合情況，以指導(dǎo)PCB改善設(shè)計(jì)。本節(jié)即對(duì)幾種典型布局時(shí)的耦合情況進(jìn)行分析。

首先考察12 V電源分配網(wǎng)絡(luò)與LVDS平行、而兩者水平間距不同時(shí)的耦合強(qiáng)弱變化情況，具體布局示意如圖10所示。仿真時(shí)，設(shè)LVDS長(zhǎng)為10 cm，兩者間距分別為10、20、40和60 mil。利用圖8所示方法可得到12 V電源分配網(wǎng)絡(luò)到LVDS線－線間的干擾電壓傳遞函數(shù)，不同間距時(shí)干擾的傳遞函數(shù)如圖11所示。圖中曲線從上到下，依次為10、20、40和60 mil。可以看出，當(dāng)間距很小時(shí)，感應(yīng)到的噪聲變化很小，但隨著間距增大到4倍時(shí)，感應(yīng)到的噪聲迅速減小。用時(shí)域仿真也可得出上述間距下LVDS感應(yīng)到的干擾峰值分別為41、37、5、1.5 mV，可見(jiàn)兩者趨勢(shì)一致。產(chǎn)生上述現(xiàn)象的原因，主要是12 V電源分配網(wǎng)絡(luò)邊沿處的電場(chǎng)、磁場(chǎng)分布變化很不均勻而引起的。

圖10 間距/長(zhǎng)度不同時(shí)的布局Fig.10 Layouts with different distances and lengthens

圖11 間距不同時(shí)的傳遞函數(shù)Fig.11 Transfer function curves with different distances

類似地，保持10 mil間距不變，僅改變LVDS的長(zhǎng)度，可仿真得到3、5、7、10 cm長(zhǎng)度時(shí)LVDS的感應(yīng)噪聲的傳遞函數(shù)，具體如圖12所示?？梢钥闯?，在100 MHz前，噪聲與長(zhǎng)度近似成線性關(guān)系。

圖12 不同LVDS長(zhǎng)度時(shí)的傳遞函數(shù)Fig.12 Transfer function curves with different lengthens

對(duì)于本多層印制板中Buck變換器經(jīng)12 V電源分配網(wǎng)絡(luò)對(duì)LVDS信號(hào)造成的尖峰干擾，可以通過(guò)在開(kāi)關(guān)器件上施加阻容或阻感緩沖電路、選擇軟反向恢復(fù)MOSFET管等措施從源頭減小干擾大小;也可以在12 V電源分配網(wǎng)絡(luò)上施加高頻濾波等解耦措施來(lái)降低耦合程度。此外，使LVDS遠(yuǎn)離電源分配網(wǎng)絡(luò)或在電源分配網(wǎng)絡(luò)與LVDS間添加局部GND線屏蔽，也能有效降低兩者間的干擾傳播。

4 結(jié)論

本文對(duì)多層印制電路中在板DC/DC同步Buck變換器經(jīng)電源分配網(wǎng)絡(luò)而對(duì)LVDS信號(hào)造成干擾現(xiàn)象的機(jī)理、預(yù)測(cè)模型和抑制進(jìn)行了細(xì)致研究，得到如下結(jié)論:

1)同步Buck變換器開(kāi)通、關(guān)斷瞬間的電壓和電流尖峰是主要干擾源，印制板GND層間的12 V電源分配網(wǎng)絡(luò)與LVDS信號(hào)線的近場(chǎng)耦合是干擾主要傳播通道;

2)基于PEEC原理，提取和建立了描述12 V電源分配網(wǎng)絡(luò)與LVDS信號(hào)線間近場(chǎng)耦合的高頻電路模型，仿真表明電源分配網(wǎng)絡(luò)與LVDS信號(hào)線間距離、長(zhǎng)度對(duì)耦合大小影響強(qiáng)烈;

3)建立起同步Buck變換器的噪聲模型，結(jié)合耦合通道的高頻電路模型，實(shí)現(xiàn)了LVDS感應(yīng)干擾的較準(zhǔn)確預(yù)測(cè)，證明了所提模型和方法的有效性。

［1］FAN Jun，YE Xiaoning，KIM Jingook，et al.Signal integrity design for high-speed digital circuits:progress and directions［J］.IEEE Transactions on Electromagnetic Compatibility，2010，52(2):392－400.

［2］GOYAL R.Managing signal integrity PCB design［J］.IEEE Spectrum，1994，31(3):54－58.

［3］WU Boping，TSANG Leung.Signal integrity analysis of package and printed circuit board with multiple vias in substrate of layered dielectrics［J］.IEEE Transactions on Advanced Packaging，2010，33(2):510－516.

［4］CHANG R W Y，SEE Kyeyak，CHUA Engkee.Comprehensive analysis of the impact of via design on high-speed signal integrity［C］//IEEE 9th Electronics Packaging Technology Conference，December 10－12，2007，Singapore.2007:262－266.

［5］LIU Enxiao，LI Erping，LI Lewei，et al.Finite-difference timedomain macro-model for simulation of electromagnetic interference at high-speed interconnects［J］.IEEE Transactions on Magnetics，2004，41(1):65－71.

［6］LI DING，BLAAUW D，MAZUMDER P.Accurate crosstalk noise modeling for early signal integrity analysis［J］.IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems，2003，22(5):627－634.

［7］NAKHLA N M，DOUNAVIS A，ACHAR R，et al.Depact:delay extraction-based passive compact transmission-line macromodeling algorithm［J］.IEEE Transactions on Advanced Packaging，2003，22(5):627－634.

［8］SWAMINATHAN M，CHUNG Daehyun，GRIVET－TALOCIA S，et al.Designing and modeling for power integrity［J］.IEEE Transactions on Advanced Packaging，2005，28(1):13－23.

［9］WU Tzonglin，CHUANG Haohsiang，WANG Tingkuang Overview of power integrity solutions on package and PCB:decoupling and EBG isolation［J］.IEEE Transactions on Advanced Packaging，2010，52(2):346－356.

［10］WU Songping，KAM Keong，POMMERENKE D，et al.Investigation of noise coupling from switching power supply to signal nets［C］//2010 IEEE International Symposium on Electromagnetic Compatibility，July 25－30，2010，F(xiàn)ort Lauderdale，USA.2010:79－84.

［11］LI Zhe，POMMERENKE D.EMI specifics of synchronous DCDC buck converters［C］//2005 IEEE International Symposium on Electromagnetic Compatibility，August 9－13，2005，Chicago，USA.2005:711－714.

［12］AOUINE O，LABARRE C，COSTA F.Measurement and modeling of the magnetic near field radiated by a Buck chopper［J］.IEEE Transactions on Electromagnetic Compatibility，2008，50(2):445－449.

［13］張曉光，和軍平，孫力，等.Flyback開(kāi)關(guān)電源近場(chǎng)磁輻射預(yù)測(cè)與抑制［J］，電機(jī)與控制學(xué)報(bào)，2010，2010，14(10):21－25.

ZHANG Xiaoguang，HE Junping，SUN LI，et al.Magnetic near field predication and suppression of a Flyback SMPS［J］.Electric Machines and Control，2010，14(10):21－25.

［14］和軍平，姜建國(guó).離線式PWM開(kāi)關(guān)電源傳導(dǎo)電磁干擾的分析研究［J］.中國(guó)電機(jī)工程學(xué)報(bào)，2003，23(6):91－95.

HE Junping，JIANG Jianguo.Research on conducted EMI of an off-line PWM switched mode power supply［J］.Proceedings of the CSEE，2003，23(6):91－95.

［15］曹毅，李征帆，毛吉峰.互連封裝結(jié)構(gòu)電特性分析中的改進(jìn)PEEC三維建模［J］.電子學(xué)報(bào)，2000，28(2):65－71.

CAO Yi，LI Zhengfan，MAO Jifeng.A modified 3-D PEEC model in interconnect and packaging electric analysis［J］.Acta Electronica Sinica，2000，2000，28(2):65－71.

［16］CONG Guorui，NI Guyan，LUO Jianshu，et al.Analysis of S-parameters of a coupler based on the partial element equivalent circuit method［C］//2011 International Conference on Electronics Communications and Control，September 9－11，2011，Ningbo，China.2011:739－742.

［17］CHEN Mingdeng，SILVA-MARTNEZ J，NIX M，et al.Low-voltage low-power LVDS drivers［J］.IEEE Journal of Solid-State Circuits，2005，40(2):472－479.