李征　劉瑋瑋

摘 要： 簡單介紹了直接數(shù)字頻率合成（DDS）技術(shù)的原理，提出一種基于DDS芯片AD9832和51單片機(jī)的信號(hào)源設(shè)計(jì)方案。討論了頻率源的硬件接口設(shè)計(jì)及部分軟件代碼，并給出了測試結(jié)果。該類型信號(hào)源精度高，控制方便且容易實(shí)現(xiàn)FSK等調(diào)制，具有非常廣闊的應(yīng)用前景。

關(guān)鍵字： 信號(hào)源設(shè)計(jì)； DDS； 80C51； AD9832

中圖分類號(hào)： TN74?34 文獻(xiàn)標(biāo)識(shí)碼： A 文章編號(hào)： 1004?373X（2014）17?0046?02Abstract： The principle of direct digital synthesizer （DDS） technology is introduced briefly in this paper. A design scheme of a signal source based on AD9832 and 80C51 MCU is proposed. The hardware interface design and partial software codes of the signal source are discussed in this paper. The testing results are offered. The type of signal source， under control of software， is easy to be modulated， and has high accuracy and a bright application prospect.

Keywords： signal source design； DDS； 80C51； AD9832.

頻率源在現(xiàn)代電子技術(shù)中應(yīng)用非常廣泛，如雷達(dá)、導(dǎo)航、通信、空間電子技術(shù)及儀器儀表等，其指標(biāo)也直接影響系統(tǒng)的性能。頻率源可分為兩大類：自激振蕩源和合成頻率源，其中合成頻率源近幾十年發(fā)展迅速，而直接數(shù)字頻率合成（DDS）是目前許多高性能合成頻率源采用的主要技術(shù)之一。DDS具有相對(duì)帶寬很寬，頻率轉(zhuǎn)換時(shí)間短，分辨率高，數(shù)字化易集成等優(yōu)點(diǎn)，同時(shí)可通過控制系統(tǒng)對(duì)輸出信號(hào)的頻率進(jìn)行實(shí)時(shí)控制。

1 DDS的基本原理

DDS技術(shù)采用數(shù)字方式，把正弦波的幅度參數(shù)和相位信息按規(guī)律存儲(chǔ)在寄存器里，再以相位和來查詢正弦函數(shù)表，得到波形的離散數(shù)字序列，最后經(jīng)過數(shù)/模變換和濾波，形成正弦波輸出[1]。其結(jié)構(gòu)示意圖如圖1所示。

相位累加器在每個(gè)時(shí)鐘周期與頻率控制字累加1次，作為取樣地址在正弦查找表中進(jìn)行相位?幅度轉(zhuǎn)換，當(dāng)累加器數(shù)值大于[2N]時(shí)則產(chǎn)生溢出（N為相位累加器位數(shù)），溢出頻率就是合成信號(hào)的頻率。因此容易得出，DDS輸出的頻率為[fout=（K2N）*Fclk，]最小分辨率為

10 MHz的晶振作為DDS的輸入時(shí)鐘信號(hào)，由單片機(jī)控制合成信號(hào)的頻率。DDS芯片選取AD公司的AD9832，最高時(shí)鐘頻率為25 MHz，相位累加器為32位，功耗為45 mW，控制芯片為80C51單片機(jī)。頻率合成時(shí)，單片機(jī)需要控制AD9832的數(shù)據(jù)同步信號(hào)輸入端FSYNC。該引腳為低電平時(shí)，表示正在輸入1個(gè)新字，數(shù)據(jù)通過SDATA引腳在SCLK的下降沿寫入。

由于DDS信號(hào)的合成為數(shù)字量化產(chǎn)生的階梯型正弦波，雜散寄生分量很大，因此合成的信號(hào)在輸出之前需要經(jīng)過低通濾波。常用的低通濾波器中，橢圓函數(shù)濾波器有更陡峭的濾波曲線，故設(shè)計(jì)中選用該濾波器，濾波器的階數(shù)設(shè)計(jì)為7階[3]。根據(jù)頻率源的設(shè)計(jì)要求：輸出信號(hào)頻率為2.5 MHz，雜散抑制超過50 dB，濾波器的技術(shù)指標(biāo)設(shè)計(jì)為：截止頻率為2.8 MHz，通帶內(nèi)的紋波小于0.2 dB，最低阻帶頻率為3.3 MHz，阻帶衰減量為60 dB，輸入阻抗為360 Ω。濾波器電路及仿真得到的頻率響應(yīng)曲線如圖3所示。

4 結(jié) 語

本文介紹了一種基于DDS技術(shù)的信號(hào)發(fā)生器，DDS芯片選用AD公司的AD9832，控制芯片為單片機(jī)80C51。該信號(hào)發(fā)生器的電路結(jié)構(gòu)簡單，控制方便，具有低功耗、響應(yīng)速度快等特點(diǎn)。在使用時(shí)，還可通過軟件控制切換頻率控制字或相位控制字，完成FSK和BPSK等多種調(diào)制。此外，信號(hào)發(fā)生器的輸出頻率范圍廣，可適當(dāng)調(diào)整軟件和橢圓濾波器實(shí)現(xiàn)4 MHz以下其他頻點(diǎn)的輸出，方便移植使用。

參考文獻(xiàn)

[1] 全晶，鄭正奇，王松，等.基于ATmega8的DDS信號(hào)發(fā)生器設(shè)計(jì)[J].微計(jì)算機(jī)信息，2005（31）：131?132.

[2] 王安軍，馮永浩.計(jì)算法DDS的實(shí)現(xiàn)及雜散性能分析[J].現(xiàn)代電子技術(shù)，2004，27（3）：87?89.

[3] 吳勝陽.橢圓函數(shù)低通濾波器的設(shè)計(jì)[J].新鄉(xiāng)學(xué)院學(xué)報(bào)，2008，25（4）：18?20.

[4] 于沈拓，董德存.直接數(shù)字頻率合成芯片AD9832原理及其典型應(yīng)用設(shè)計(jì)[J].測控技術(shù)，2004，23（12）：68?70.

[5] 王辛.基于DDS技術(shù)的波形設(shè)計(jì)[J].現(xiàn)代電子技術(shù)，2013，36（14）：1?3.

[6] 杜英，郝茂森.基于DDS和FPGA的頻率特性測試儀[J].現(xiàn)代電子技術(shù)，2014，37（4）：112?114.

摘 要： 簡單介紹了直接數(shù)字頻率合成（DDS）技術(shù)的原理，提出一種基于DDS芯片AD9832和51單片機(jī)的信號(hào)源設(shè)計(jì)方案。討論了頻率源的硬件接口設(shè)計(jì)及部分軟件代碼，并給出了測試結(jié)果。該類型信號(hào)源精度高，控制方便且容易實(shí)現(xiàn)FSK等調(diào)制，具有非常廣闊的應(yīng)用前景。

關(guān)鍵字： 信號(hào)源設(shè)計(jì)； DDS； 80C51； AD9832

中圖分類號(hào)： TN74?34 文獻(xiàn)標(biāo)識(shí)碼： A 文章編號(hào)： 1004?373X（2014）17?0046?02Abstract： The principle of direct digital synthesizer （DDS） technology is introduced briefly in this paper. A design scheme of a signal source based on AD9832 and 80C51 MCU is proposed. The hardware interface design and partial software codes of the signal source are discussed in this paper. The testing results are offered. The type of signal source， under control of software， is easy to be modulated， and has high accuracy and a bright application prospect.

Keywords： signal source design； DDS； 80C51； AD9832.

頻率源在現(xiàn)代電子技術(shù)中應(yīng)用非常廣泛，如雷達(dá)、導(dǎo)航、通信、空間電子技術(shù)及儀器儀表等，其指標(biāo)也直接影響系統(tǒng)的性能。頻率源可分為兩大類：自激振蕩源和合成頻率源，其中合成頻率源近幾十年發(fā)展迅速，而直接數(shù)字頻率合成（DDS）是目前許多高性能合成頻率源采用的主要技術(shù)之一。DDS具有相對(duì)帶寬很寬，頻率轉(zhuǎn)換時(shí)間短，分辨率高，數(shù)字化易集成等優(yōu)點(diǎn)，同時(shí)可通過控制系統(tǒng)對(duì)輸出信號(hào)的頻率進(jìn)行實(shí)時(shí)控制。

1 DDS的基本原理

DDS技術(shù)采用數(shù)字方式，把正弦波的幅度參數(shù)和相位信息按規(guī)律存儲(chǔ)在寄存器里，再以相位和來查詢正弦函數(shù)表，得到波形的離散數(shù)字序列，最后經(jīng)過數(shù)/模變換和濾波，形成正弦波輸出[1]。其結(jié)構(gòu)示意圖如圖1所示。

相位累加器在每個(gè)時(shí)鐘周期與頻率控制字累加1次，作為取樣地址在正弦查找表中進(jìn)行相位?幅度轉(zhuǎn)換，當(dāng)累加器數(shù)值大于[2N]時(shí)則產(chǎn)生溢出（N為相位累加器位數(shù)），溢出頻率就是合成信號(hào)的頻率。因此容易得出，DDS輸出的頻率為[fout=（K2N）*Fclk，]最小分辨率為

10 MHz的晶振作為DDS的輸入時(shí)鐘信號(hào)，由單片機(jī)控制合成信號(hào)的頻率。DDS芯片選取AD公司的AD9832，最高時(shí)鐘頻率為25 MHz，相位累加器為32位，功耗為45 mW，控制芯片為80C51單片機(jī)。頻率合成時(shí)，單片機(jī)需要控制AD9832的數(shù)據(jù)同步信號(hào)輸入端FSYNC。該引腳為低電平時(shí)，表示正在輸入1個(gè)新字，數(shù)據(jù)通過SDATA引腳在SCLK的下降沿寫入。

由于DDS信號(hào)的合成為數(shù)字量化產(chǎn)生的階梯型正弦波，雜散寄生分量很大，因此合成的信號(hào)在輸出之前需要經(jīng)過低通濾波。常用的低通濾波器中，橢圓函數(shù)濾波器有更陡峭的濾波曲線，故設(shè)計(jì)中選用該濾波器，濾波器的階數(shù)設(shè)計(jì)為7階[3]。根據(jù)頻率源的設(shè)計(jì)要求：輸出信號(hào)頻率為2.5 MHz，雜散抑制超過50 dB，濾波器的技術(shù)指標(biāo)設(shè)計(jì)為：截止頻率為2.8 MHz，通帶內(nèi)的紋波小于0.2 dB，最低阻帶頻率為3.3 MHz，阻帶衰減量為60 dB，輸入阻抗為360 Ω。濾波器電路及仿真得到的頻率響應(yīng)曲線如圖3所示。

4 結(jié) 語

本文介紹了一種基于DDS技術(shù)的信號(hào)發(fā)生器，DDS芯片選用AD公司的AD9832，控制芯片為單片機(jī)80C51。該信號(hào)發(fā)生器的電路結(jié)構(gòu)簡單，控制方便，具有低功耗、響應(yīng)速度快等特點(diǎn)。在使用時(shí)，還可通過軟件控制切換頻率控制字或相位控制字，完成FSK和BPSK等多種調(diào)制。此外，信號(hào)發(fā)生器的輸出頻率范圍廣，可適當(dāng)調(diào)整軟件和橢圓濾波器實(shí)現(xiàn)4 MHz以下其他頻點(diǎn)的輸出，方便移植使用。

參考文獻(xiàn)

[1] 全晶，鄭正奇，王松，等.基于ATmega8的DDS信號(hào)發(fā)生器設(shè)計(jì)[J].微計(jì)算機(jī)信息，2005（31）：131?132.

[2] 王安軍，馮永浩.計(jì)算法DDS的實(shí)現(xiàn)及雜散性能分析[J].現(xiàn)代電子技術(shù)，2004，27（3）：87?89.

[3] 吳勝陽.橢圓函數(shù)低通濾波器的設(shè)計(jì)[J].新鄉(xiāng)學(xué)院學(xué)報(bào)，2008，25（4）：18?20.

[4] 于沈拓，董德存.直接數(shù)字頻率合成芯片AD9832原理及其典型應(yīng)用設(shè)計(jì)[J].測控技術(shù)，2004，23（12）：68?70.

[5] 王辛.基于DDS技術(shù)的波形設(shè)計(jì)[J].現(xiàn)代電子技術(shù)，2013，36（14）：1?3.

[6] 杜英，郝茂森.基于DDS和FPGA的頻率特性測試儀[J].現(xiàn)代電子技術(shù)，2014，37（4）：112?114.

摘 要： 簡單介紹了直接數(shù)字頻率合成（DDS）技術(shù)的原理，提出一種基于DDS芯片AD9832和51單片機(jī)的信號(hào)源設(shè)計(jì)方案。討論了頻率源的硬件接口設(shè)計(jì)及部分軟件代碼，并給出了測試結(jié)果。該類型信號(hào)源精度高，控制方便且容易實(shí)現(xiàn)FSK等調(diào)制，具有非常廣闊的應(yīng)用前景。

關(guān)鍵字： 信號(hào)源設(shè)計(jì)； DDS； 80C51； AD9832

中圖分類號(hào)： TN74?34 文獻(xiàn)標(biāo)識(shí)碼： A 文章編號(hào)： 1004?373X（2014）17?0046?02Abstract： The principle of direct digital synthesizer （DDS） technology is introduced briefly in this paper. A design scheme of a signal source based on AD9832 and 80C51 MCU is proposed. The hardware interface design and partial software codes of the signal source are discussed in this paper. The testing results are offered. The type of signal source， under control of software， is easy to be modulated， and has high accuracy and a bright application prospect.

Keywords： signal source design； DDS； 80C51； AD9832.

頻率源在現(xiàn)代電子技術(shù)中應(yīng)用非常廣泛，如雷達(dá)、導(dǎo)航、通信、空間電子技術(shù)及儀器儀表等，其指標(biāo)也直接影響系統(tǒng)的性能。頻率源可分為兩大類：自激振蕩源和合成頻率源，其中合成頻率源近幾十年發(fā)展迅速，而直接數(shù)字頻率合成（DDS）是目前許多高性能合成頻率源采用的主要技術(shù)之一。DDS具有相對(duì)帶寬很寬，頻率轉(zhuǎn)換時(shí)間短，分辨率高，數(shù)字化易集成等優(yōu)點(diǎn)，同時(shí)可通過控制系統(tǒng)對(duì)輸出信號(hào)的頻率進(jìn)行實(shí)時(shí)控制。

1 DDS的基本原理

DDS技術(shù)采用數(shù)字方式，把正弦波的幅度參數(shù)和相位信息按規(guī)律存儲(chǔ)在寄存器里，再以相位和來查詢正弦函數(shù)表，得到波形的離散數(shù)字序列，最后經(jīng)過數(shù)/模變換和濾波，形成正弦波輸出[1]。其結(jié)構(gòu)示意圖如圖1所示。

相位累加器在每個(gè)時(shí)鐘周期與頻率控制字累加1次，作為取樣地址在正弦查找表中進(jìn)行相位?幅度轉(zhuǎn)換，當(dāng)累加器數(shù)值大于[2N]時(shí)則產(chǎn)生溢出（N為相位累加器位數(shù)），溢出頻率就是合成信號(hào)的頻率。因此容易得出，DDS輸出的頻率為[fout=（K2N）*Fclk，]最小分辨率為

10 MHz的晶振作為DDS的輸入時(shí)鐘信號(hào)，由單片機(jī)控制合成信號(hào)的頻率。DDS芯片選取AD公司的AD9832，最高時(shí)鐘頻率為25 MHz，相位累加器為32位，功耗為45 mW，控制芯片為80C51單片機(jī)。頻率合成時(shí)，單片機(jī)需要控制AD9832的數(shù)據(jù)同步信號(hào)輸入端FSYNC。該引腳為低電平時(shí)，表示正在輸入1個(gè)新字，數(shù)據(jù)通過SDATA引腳在SCLK的下降沿寫入。

由于DDS信號(hào)的合成為數(shù)字量化產(chǎn)生的階梯型正弦波，雜散寄生分量很大，因此合成的信號(hào)在輸出之前需要經(jīng)過低通濾波。常用的低通濾波器中，橢圓函數(shù)濾波器有更陡峭的濾波曲線，故設(shè)計(jì)中選用該濾波器，濾波器的階數(shù)設(shè)計(jì)為7階[3]。根據(jù)頻率源的設(shè)計(jì)要求：輸出信號(hào)頻率為2.5 MHz，雜散抑制超過50 dB，濾波器的技術(shù)指標(biāo)設(shè)計(jì)為：截止頻率為2.8 MHz，通帶內(nèi)的紋波小于0.2 dB，最低阻帶頻率為3.3 MHz，阻帶衰減量為60 dB，輸入阻抗為360 Ω。濾波器電路及仿真得到的頻率響應(yīng)曲線如圖3所示。

4 結(jié) 語

本文介紹了一種基于DDS技術(shù)的信號(hào)發(fā)生器，DDS芯片選用AD公司的AD9832，控制芯片為單片機(jī)80C51。該信號(hào)發(fā)生器的電路結(jié)構(gòu)簡單，控制方便，具有低功耗、響應(yīng)速度快等特點(diǎn)。在使用時(shí)，還可通過軟件控制切換頻率控制字或相位控制字，完成FSK和BPSK等多種調(diào)制。此外，信號(hào)發(fā)生器的輸出頻率范圍廣，可適當(dāng)調(diào)整軟件和橢圓濾波器實(shí)現(xiàn)4 MHz以下其他頻點(diǎn)的輸出，方便移植使用。

參考文獻(xiàn)

[1] 全晶，鄭正奇，王松，等.基于ATmega8的DDS信號(hào)發(fā)生器設(shè)計(jì)[J].微計(jì)算機(jī)信息，2005（31）：131?132.

[2] 王安軍，馮永浩.計(jì)算法DDS的實(shí)現(xiàn)及雜散性能分析[J].現(xiàn)代電子技術(shù)，2004，27（3）：87?89.

[3] 吳勝陽.橢圓函數(shù)低通濾波器的設(shè)計(jì)[J].新鄉(xiāng)學(xué)院學(xué)報(bào)，2008，25（4）：18?20.

[4] 于沈拓，董德存.直接數(shù)字頻率合成芯片AD9832原理及其典型應(yīng)用設(shè)計(jì)[J].測控技術(shù)，2004，23（12）：68?70.

[5] 王辛.基于DDS技術(shù)的波形設(shè)計(jì)[J].現(xiàn)代電子技術(shù)，2013，36（14）：1?3.

[6] 杜英，郝茂森.基于DDS和FPGA的頻率特性測試儀[J].現(xiàn)代電子技術(shù)，2014，37（4）：112?114.