吳 衛(wèi)，章文星

(中國船舶重工集團(tuán)公司第七二四研究所，南京211153)

基于VPX平臺(tái)的數(shù)字波束形成實(shí)現(xiàn)

吳 衛(wèi)，章文星

(中國船舶重工集團(tuán)公司第七二四研究所，南京211153)

數(shù)字波束形成一直是雷達(dá)和通信工程中的關(guān)鍵技術(shù)。本文對(duì)數(shù)字波束形成原理作了簡單的介紹，并在基于VPX開發(fā)平臺(tái)上進(jìn)行了數(shù)字波束形成的硬件實(shí)現(xiàn)。

數(shù)字波束形成；VPX；FPGA

0 引 言

隨著作為雷達(dá)觀測(cè)對(duì)象的各種飛行器性能的不斷提高、雷達(dá)工作環(huán)境的不斷惡化以及雷達(dá)應(yīng)完成任務(wù)的增多，對(duì)雷達(dá)的發(fā)展提出了新的要求。老體制雷達(dá)已經(jīng)無法適應(yīng)時(shí)代的發(fā)展規(guī)律，必須要發(fā)展新體制雷達(dá)，而波束形成技術(shù)在這種情況下被提出來。傳統(tǒng)的波束形成無論是在高頻還是在中頻實(shí)現(xiàn)都是硬件的模擬方法。這種方法的設(shè)備量大，硬件復(fù)雜，波束指向不易改動(dòng)。數(shù)字波束形成(Digtal Beam Forming，DBF)是在原來模擬波束形成原理的基礎(chǔ)上引入數(shù)字信號(hào)處理方法后建立起來的一門雷達(dá)新技術(shù)。這種技術(shù)充分利用了陣列天線所檢測(cè)到的空間信息，可以方便地獲得超分辨和低副瓣的性能，實(shí)現(xiàn)波束掃描、自校準(zhǔn)和自適應(yīng)波束形成等。DBF技術(shù)的成功應(yīng)用必將對(duì)現(xiàn)代雷達(dá)技術(shù)的發(fā)展產(chǎn)生重大影響。本文充分利用FPGA資源豐富、處理靈活的優(yōu)勢(shì)，在基于VPX開發(fā)平臺(tái)上進(jìn)行了DBF的硬件設(shè)計(jì)實(shí)現(xiàn)。

1 DBF的基本原理

數(shù)字波束形成就是用數(shù)字處理方法, 對(duì)于某一方向入射信號(hào), 補(bǔ)償由于天線單元在空間位置不同帶來的電磁波傳播路程差而導(dǎo)致的通道間相位差, 實(shí)現(xiàn)信號(hào)同相疊加, 從而實(shí)現(xiàn)該方向的最大能量接收。傳統(tǒng)的模擬波束形成過程是在中頻載波或射頻載波上對(duì)各陣元信號(hào)進(jìn)行移相和模擬合成,而數(shù)字波束形成則采用數(shù)字電路實(shí)現(xiàn)這個(gè)模擬過程。圖1為簡化的線陣示意圖。

圖1 N單元陣列圖

這里對(duì)數(shù)字波束形成的實(shí)現(xiàn)過程作一簡單的理論推導(dǎo)。圖1 所示的線陣單元之間的“空間相位差△φ”與“陣內(nèi)相位差△φB”分別為

(1)

(2)

在用數(shù)字方法形成接收波束時(shí)，△φB按預(yù)定的波束指向θB由計(jì)算機(jī)或數(shù)字信號(hào)處理機(jī)提供。對(duì)于第i單元，在某時(shí)刻的接收信號(hào)為

Ii=ai0cos[△φ0+i△φ]

(3)

Qi=ai0sin[△φ0+i△φ]

(4)

式中，△φ0為回波信號(hào)與本振信號(hào)的相位差，ai0為各單元的幅度信息。

如果要形成多個(gè)波束，每個(gè)波束指向不同，設(shè)第K個(gè)波束指向?yàn)棣菳K，則應(yīng)提供的陣內(nèi)相位補(bǔ)償值應(yīng)為△φBK：

(5)

進(jìn)行相位補(bǔ)償后，I，Q路信號(hào)輸出為

Ii′=ai0cos[△φ0+i△φ-i△φBK]

(6)

Qi′=ai0sin[△φ0+i△φ-i△φBK]

(7)

由式(3)、(4)、(6)和(7)可得下式：

Ii′=Iicos(i△φBK)+Qisin(i△φBK)

(8)

Qi′=-Iisin(i△φBK)+Qicos(i△φBK)

(9)

將式(8)和(9)寫成矩陣形式為：

(10)

因此，由上文的推導(dǎo)可以看出，作一次矩陣變換、4次實(shí)數(shù)乘法與2次加法即可完成一個(gè)相位補(bǔ)償。

在線陣單元波束掃描范圍內(nèi)，線陣天線方向函數(shù)F(θ)可表示為

(11)

2 硬件實(shí)現(xiàn)

數(shù)字波束形成的硬件部分主要由基于FPGA芯片的VPX平臺(tái)實(shí)現(xiàn)。硬件平臺(tái)前視圖如圖2所示。

圖2 硬件平臺(tái)前視圖

5塊VPX板卡水平放置，由上到下依次是PowerPC處理板、光纖接口板、FPGA信號(hào)處理板0、FPGA信號(hào)處理板1和FPGA信號(hào)處理板2。

FPGA信號(hào)處理板是基于XILINX公司VIRTEX5系列FPGA信號(hào)處理芯片的高性能高速信號(hào)處理板，在VPX硬件平臺(tái)中總共有3塊。該板采用6片XC5VSX95T FPGA芯片，可以接受光纖板輸出接口的數(shù)據(jù)，可以對(duì)信號(hào)進(jìn)行板內(nèi)緩存、大規(guī)模的預(yù)處理算法的實(shí)現(xiàn)、實(shí)時(shí)數(shù)據(jù)的發(fā)送等功能。

光纖接口板是基于AVAGO公司QSFP光電轉(zhuǎn)換模塊的接口板卡。該板采用9個(gè)QSFP光電轉(zhuǎn)換模塊，實(shí)現(xiàn)電信號(hào)與光信號(hào)的轉(zhuǎn)換。本系統(tǒng)中用8個(gè)QSFP模塊實(shí)現(xiàn)單向數(shù)據(jù)接收，1個(gè)QSFP模塊實(shí)現(xiàn)單向數(shù)據(jù)發(fā)送。

各個(gè)FPGA信號(hào)處理板同光纖接口板之間的互連關(guān)系如圖3所示。光纖接口板上載有1片XC5VLX50T以及9個(gè)AVAGO公司QSFP光電轉(zhuǎn)換模塊，其中一個(gè)QSFP模塊直接連接到XC5VLX50T上，其余8個(gè)QSFP模塊通過光纖接口板的P2和P3槽連到FPGA信號(hào)處理板0及FPGA信號(hào)處理板1上。3塊FPGA信號(hào)處理板上各載有6片XC5VSX95T FPGA芯片，分別標(biāo)記為FPGA0到FPGA5，其中FPGA0和FPGA1接收來自光纖處理板上8個(gè)QSFP模塊通過GTP協(xié)議送入的數(shù)據(jù)，F(xiàn)PGA2和FPGA3主要實(shí)現(xiàn)的是3塊FPGA處理板之間的數(shù)據(jù)通過GTP協(xié)議進(jìn)行傳輸，F(xiàn)PGA4和FPGA5暫未用到。

圖3 光纖接口板和FPGA信號(hào)處理板之間的連接關(guān)系

圖3中P0～P7表示光纖處理板上的8個(gè)光模塊，F(xiàn)0～F3表示FPGA處理板上的4片F(xiàn)PGA。

3 軟件設(shè)計(jì)

軟件設(shè)計(jì)整個(gè)流程為:首先在光纖接口板中模擬16路前端TR組件送來的I/Q信號(hào)，并設(shè)置該16通道間信號(hào)相位差為45°，以假設(shè)目標(biāo)從45°方向向線陣照射。FPGA處理板0和1的FPGA0和FPGA1同時(shí)接收由光纖板送入的相位差為45°的16bit的16路IQ信號(hào)也就是每片F(xiàn)PGA接收4路IQ信號(hào)，之后將各路數(shù)據(jù)進(jìn)行同步，并進(jìn)行第一級(jí)片內(nèi)的DBF合成。將FPGA0的第一級(jí)DBF合成結(jié)果通過LVDS傳送到FPGA1上，并和FPGA1上的第一級(jí)DBF合成結(jié)果進(jìn)行同步，之后進(jìn)行第二級(jí)板內(nèi)的DBF合成，并將第二級(jí)DBF合成結(jié)果都通過LVDS送到FPGA3上，將FPGA處理板1的FPGA3收到的第二級(jí)DBF合成結(jié)果通過GTP送往FPGA處理板0的FPGA3上，在FPGA處理板0的FPGA3中將通過GTP收到的FPGA處理板1的第二級(jí)DBF合成結(jié)果和通過LVDS收到的FPGA處理板0的第二級(jí)DBF合成結(jié)果進(jìn)行同步，之后進(jìn)行第三級(jí)板間的DBF合成，得到最終的數(shù)字波束合成結(jié)果。

圖4為整個(gè)VPX硬件平臺(tái)實(shí)現(xiàn)板間數(shù)據(jù)流收發(fā)、同步、DBF合成等流程的框圖。

圖4 軟件設(shè)計(jì)流程的框圖

下面以FPGA處理板0上的FPGA0為例介紹軟件設(shè)計(jì)流程。

FPGA處理板0上的FPGA0前端送入為四路入射角相差45°的模擬IQ信號(hào)，信號(hào)的脈寬和頻率均為0.4 μs和5 MHz，采樣率為125 MHz，天線單元間距為半波長即d/λ=1/2, 入射角θ為45°。將各參數(shù)帶入式(1)，分別計(jì)算出-85°～85°共35個(gè)波位對(duì)應(yīng)的DBF系數(shù)(幅度采用矩形窗進(jìn)行加權(quán))。由于FPGA一般不支持浮點(diǎn)運(yùn)算，所以計(jì)算結(jié)束后還要將各組系數(shù)乘以215，并取整，從而完成16位量化。所得的系數(shù)如表1所示。

FPGA處理板0上的FPGA0前端接收到的四路信號(hào)分別為I1+jQ1、I2+jQ2、I3+jQ3和I4+jQ4。

由式(10)所示，分別將這四路信號(hào)和某一方位的波束對(duì)應(yīng)的四路系數(shù)進(jìn)行復(fù)數(shù)乘法運(yùn)算，則求得DBF在該方位的第一級(jí)DBF合成結(jié)果。

(I1+jQ1)×(I第一路系數(shù)+jQ第一路系數(shù))

(12)

(I2+jQ2)×(I第二路系數(shù)+jQ第二路系數(shù))

(13)

(I3+jQ3)×(I第三路系數(shù)+jQ第三路系數(shù))

(14)

(I4+jQ4)×(I第四路系數(shù)+jQ第四路系數(shù))

(15)

同樣方法可以先計(jì)算出FPGA處理板0上的FPGA1、FPGA處理板1上的FPGA0及FPGA處理板1上的FPGA1的其他3組35個(gè)DBF系數(shù)，再使用同樣方法求得各FPGA片上的第一級(jí)DBF合成結(jié)果。

第二級(jí)DBF合成是將FPGA0的第一級(jí)DBF合成結(jié)果通過LVDS送入FPGA1中，并同F(xiàn)PGA1中的第一級(jí)合成結(jié)果相加而得。

表1 FPGA處理板0上的FPGA0中對(duì)應(yīng)的35個(gè)DBF系數(shù)

第三級(jí)DBF合成是將FPGA處理板1的第二級(jí)DBF合成結(jié)果通過GTP結(jié)果送入FPGA處理板0中，并同F(xiàn)PGA處理板0中的第二級(jí)DBF合成結(jié)果相加而得。

4 試驗(yàn)結(jié)果

將收到的16路信號(hào)分別和-85°-80° -75° -70° -65° -60°-55° -50° -45° -40° -35° -30° -25° -20° -15° -10° -5° 0° 5° 10° 15° 20° 25° 30° 35° 40° 45° 50° 55° 60° 65° 70° 75° 80° 85°共35個(gè)方位波束對(duì)應(yīng)的DBF系數(shù)進(jìn)行DBF合成，再在合成結(jié)果的基礎(chǔ)上求出相對(duì)功率。這樣每個(gè)DBF系數(shù)就對(duì)應(yīng)一個(gè)相對(duì)功率值。將這35個(gè)值做圖如圖5所示。再根據(jù)線陣方向圖函數(shù)式(11)，在MATLAB中進(jìn)行仿真，仿真結(jié)果如圖6所示?？梢?，所得到的DBF方向圖和理論的DBF方向圖基本一致，從而驗(yàn)證了DBF結(jié)果的正確性。

圖5 試驗(yàn)所得的DBF方向圖

圖6 理論的DBF方向圖

5 結(jié)束語

本文首先介紹了DBF合成的理論算法，并在基于VPX硬件平臺(tái)上實(shí)現(xiàn)了DBF合成，并且驗(yàn)證了DBF合成結(jié)果的正確性。隨著信號(hào)處理器和FPGA 的高速發(fā)展,數(shù)字波束形成技術(shù)在現(xiàn)代雷達(dá)與通信等領(lǐng)域中將得到廣泛的應(yīng)用。

[1] 張光義.相控陣?yán)走_(dá)原理[M].北京：國防工業(yè)出版社，2009.

[2] 曹鋼.基于FPGA的數(shù)字波束形成研究[D].西安：西安電子科技大學(xué)，2007.

[3] 朱榮新，方姚生.雷達(dá)數(shù)字波束形成器的研究與實(shí)現(xiàn)[J].現(xiàn)代雷達(dá),2003(2).

Implementation of digital beam forming based on VPX platform

WU Wei, ZHANG Wen-xing

(No. 724 Research Institute of CSIC, Nanjing 211153)

Digital Beam Forming (DBF) is the key technology in radar and communication engineering. The basic principle of the DBF is briefly introduced, and its hardware implementation is accomplished based on the VPX platform.

DBF; VPX; FPGA

2014-04-03；

2014-05-24

吳衛(wèi)(1977-)，男，工程師，碩士，研究方向：雷達(dá)信號(hào)處理；章文星(1969-)，男，高級(jí)工程師，研究方向：雷達(dá)結(jié)構(gòu)設(shè)計(jì)。

TN957.51

A

1009-0401(2014)03-0011-04