劉　威,李　莉,陳海燕,孫世菊

(北京電子科技職業(yè)學(xué)院,北京 100015)

?

基于FPGA的軟件無(wú)線電同步系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)*

劉威*,李莉,陳海燕,孫世菊

(北京電子科技職業(yè)學(xué)院,北京 100015)

摘要:設(shè)計(jì)并實(shí)現(xiàn)了一種基于FPGA的軟件無(wú)線電同步系統(tǒng),包括載波同步、位同步和幀同步。該同步系統(tǒng)可以通過(guò)設(shè)置相關(guān)參數(shù),如Costas環(huán)中的NCO中心頻率、相差計(jì)算控制參數(shù)、濾波器參數(shù)、位同步和幀同步的分頻器系數(shù)即可實(shí)現(xiàn)較寬頻率范圍內(nèi)的接收機(jī)同步。給出相應(yīng)的仿真與實(shí)際測(cè)試,驗(yàn)證設(shè)計(jì)的正確性。

關(guān)鍵詞:軟件無(wú)線電;FPGA;通用;載波同步

一般接收機(jī)同步包括載波同步、位同步和幀同步,它們是通信系統(tǒng)的核心,直接影響著通信系統(tǒng)的性能,也是通信領(lǐng)域研究的熱點(diǎn)課題之一[1]。而軟件無(wú)線電接收機(jī)對(duì)同步系統(tǒng)的要求更高,主要體現(xiàn)在要適合不同的調(diào)制方式、不同的載波頻率和不同的基帶信號(hào)速率。

目前的同步研究大多數(shù)采用分立器件、專用集成芯片和FPGA芯片。其中,分立器件和專用集成芯片的不足是模式單一,同步范圍窄。隨著FPGA技術(shù)的發(fā)展,為通信系統(tǒng)提供了一個(gè)方便、快速和靈活的高度可編程的硬件平臺(tái),采用FPGA平臺(tái)對(duì)中頻調(diào)制解調(diào)器的研究也得到了廣泛的重視和研究[2-3]。而基于FPGA實(shí)現(xiàn)的接收機(jī)同步系統(tǒng)不但具有處理速度快、集成度高和抗干擾能力強(qiáng),而且具有靈活實(shí)現(xiàn)和更新容易等優(yōu)點(diǎn)[4-5],本文的目的就是采用FPGA實(shí)現(xiàn)接收機(jī)的同步系統(tǒng),即載波同步、位同步和幀同步,以滿足軟件無(wú)線電對(duì)同步系統(tǒng)的要求。

在采用FPGA實(shí)現(xiàn)載波同步的方法中,主要有平方環(huán)和Costas環(huán)2種。其中,文獻(xiàn)[6]和文獻(xiàn)[7]實(shí)現(xiàn)的Costas環(huán),文獻(xiàn)[8]主要解決相位檢測(cè)問(wèn)題,并應(yīng)用于多進(jìn)制相位調(diào)制,不足之處是僅適于固定頻率載波的同步。本文在實(shí)現(xiàn)基于FPGA的Costas環(huán)載波同步基礎(chǔ)上,對(duì)設(shè)計(jì)進(jìn)行了改進(jìn),使其適合更多的調(diào)制方式和不同速率的基帶信號(hào)的速率;位同步采用全數(shù)字鎖相環(huán),其中的分頻器由控制器設(shè)置,實(shí)現(xiàn)任意分頻,使位同步器滿足基帶信號(hào)多速率的要求;幀同步設(shè)計(jì)上增加可調(diào)的前方和后方保護(hù),而保護(hù)的同步數(shù)可靈活設(shè)置,使幀同步信號(hào)更加可靠。

1　同步系統(tǒng)整體結(jié)構(gòu)

同步系統(tǒng)整體結(jié)構(gòu)如圖1所示。

圖1　同步系統(tǒng)整體結(jié)構(gòu)圖

圖中虛線框內(nèi)為FPGA實(shí)現(xiàn)的同步系統(tǒng)。下面分別介紹各部分的設(shè)計(jì)。

1.1載波同步原理與設(shè)計(jì)

載波同步采用Costas環(huán)同步電路。根據(jù)Costas環(huán)原理,其實(shí)現(xiàn)結(jié)構(gòu)如圖2所示。

圖2　Costas環(huán)同步電路結(jié)構(gòu)圖

從圖2可以看到,數(shù)字中頻調(diào)制信號(hào)經(jīng)過(guò)帶通濾波器后分為同相和正交兩路,分別與本地NCO產(chǎn)生的正交載波信號(hào)相乘,然后入低通濾波器。由低通濾波器輸出的兩路信號(hào)進(jìn)入誤差處理進(jìn)行相差計(jì)算和環(huán)路濾波,得到誤差信號(hào)送NCO調(diào)整輸出信號(hào)相位并實(shí)現(xiàn)載波同步。在設(shè)計(jì)中,將NCO、相差計(jì)算、濾波器等采用開(kāi)放接口設(shè)計(jì),可由控制器輸入相關(guān)的命令和參數(shù),實(shí)現(xiàn)不同調(diào)制方式、不同頻率、不同基帶信號(hào)速率以及不同幀同步性能的系統(tǒng)同步。

基本的調(diào)制信號(hào)一般可分為正交和非正交2種方式。其中,2ASK、2FSK、2PSK和2DPSK為非正交調(diào)制方式,這一類通過(guò)轉(zhuǎn)化可以采用2ASK和2PSK方式解調(diào)。假設(shè)基帶碼元為Sk∈{0,+1},而2ASK和2PSK的時(shí)域抽樣信號(hào)可以寫(xiě)成

r(k)=KrSkcos(2πfckTs+θk)

(1)

其中,Kr為接收信號(hào)幅度,fc為載波頻率,Ts為采樣間隔,θk為信號(hào)相位。本地NCO產(chǎn)生的兩路正交載波分別為

(2)

(3)

對(duì)PSK信號(hào),同相和正交兩路下變頻后的信號(hào)為

(4)

(5)

當(dāng)本地載波與調(diào)制信號(hào)載波相差比較小時(shí),可以推導(dǎo)出兩路信號(hào)為

(6)

對(duì)ASK信號(hào)進(jìn)行相差計(jì)算得

(7)

所以,當(dāng)Sk=0時(shí),ek為0,本地載波輸出相位不改變;當(dāng)Sk=1時(shí),計(jì)算得到相差信號(hào),控制NCO調(diào)整輸出載波的相位。

在正交調(diào)制信號(hào)中,均可采用QPSK載波同步方法進(jìn)行同步。其時(shí)域抽樣信號(hào)表達(dá)式分別為

(8)

對(duì)QPSK信號(hào),兩支路下變頻后的兩路信號(hào)為:

(9)

(10)

同樣,當(dāng)本地載波與調(diào)制信號(hào)載波相差比較小時(shí)推導(dǎo)可得

(11)

因此,根據(jù)式(11)可以計(jì)算出正交調(diào)制方式下,本地NCO輸出與調(diào)制載波的相差信息。

1.2濾波器設(shè)計(jì)

濾波器采用文獻(xiàn)[9]設(shè)計(jì)的通用FIR濾波器,通過(guò)參數(shù)設(shè)置可實(shí)現(xiàn)不同截止頻率的低通、帶通濾波。環(huán)路濾波器采用圖3所示的數(shù)字環(huán)路濾波器結(jié)構(gòu)。

圖3　數(shù)字環(huán)路濾波器結(jié)構(gòu)圖

(12)

(13)

(14)

1.3NCO設(shè)計(jì)

NCO的設(shè)計(jì)采用文獻(xiàn)[10]設(shè)計(jì)結(jié)構(gòu),它主要由相位累加器、相位寄存器和波表組成,其結(jié)構(gòu)如圖4所示。

圖4　DDS設(shè)計(jì)結(jié)構(gòu)圖

NCO通過(guò)控制器對(duì)頻率控制字進(jìn)行設(shè)置,而NCO實(shí)際輸出的頻率是由環(huán)路濾波器輸出的誤差控制信號(hào)進(jìn)行動(dòng)態(tài)調(diào)整,最終使本地NCO輸出載波的相位與調(diào)制載波信號(hào)的相位同步。

1.4位同步器設(shè)計(jì)

位同步采用全數(shù)字鎖相環(huán)實(shí)現(xiàn),并對(duì)其進(jìn)行了改進(jìn),即分頻器采用DDS思想實(shí)現(xiàn),可以進(jìn)行任意分頻,以實(shí)現(xiàn)基帶信號(hào)速率變化的需求,其原理方框圖如圖5所示。

圖5　全數(shù)字鎖相環(huán)位同步器結(jié)構(gòu)圖

工作原理如下:設(shè)時(shí)鐘頻率為f,經(jīng)過(guò)分頻送雙向窄脈沖形成器(分頻比為N),則該環(huán)路中高速雙相時(shí)鐘源的兩路輸出頻率為f/N,相位相差為π,分別送入附加門(mén)和扣除門(mén),經(jīng)過(guò)附加門(mén)和扣除門(mén)后,經(jīng)或門(mén)輸入任意分頻器(M分頻)。M分頻器輸出信號(hào)本地位同步信號(hào)與外輸入基帶信號(hào)相位相比較,取出相位信息(分為同相、超前、滯后)送扣除門(mén)和添加門(mén)進(jìn)行相位跟蹤。

1.5幀同步器設(shè)計(jì)

幀同步采用提取連貫式插入法幀同步碼的方法(這里使用巴克碼)。為了提高可靠性,增加了門(mén)限控制器和任意次數(shù)前后保護(hù)電路,其結(jié)構(gòu)圖如圖6所示。

圖6　連貫式插入法提取幀同步碼結(jié)構(gòu)圖

幀同步2個(gè)過(guò)程:同步建立和同步維持過(guò)程。同步建立過(guò)程是當(dāng)基帶信號(hào)輸入時(shí),由于未檢測(cè)到幀同步信號(hào),所以沒(méi)有幀同步信號(hào)輸出。當(dāng)檢測(cè)到第1個(gè)同步碼組時(shí),判決器輸出一個(gè)高電平送保護(hù)器,保護(hù)器根據(jù)收到判決器的脈沖數(shù)確定是否輸出信號(hào)打開(kāi)與門(mén)輸出幀同步信號(hào);同步建立后則處于維持態(tài)。為了提高同步器性能,減小漏同步的概率,此時(shí)同步器降自動(dòng)低門(mén)限電平,從而減少了漏同步的概率。為了檢測(cè)系統(tǒng)是否真正失步,在保護(hù)電路中增加了分頻器,當(dāng)分頻器有脈沖輸出時(shí)表示幀同步信號(hào)丟失,此時(shí)輸出低電平關(guān)閉與門(mén),沒(méi)有幀同步碼輸出,同步器重新進(jìn)入捕捉態(tài)。

2　硬件電路、程序設(shè)計(jì)與仿真

2.1硬件電路設(shè)計(jì)

硬件電路采用康芯SOPC實(shí)驗(yàn)系統(tǒng),包括控制和FPGA實(shí)現(xiàn)的數(shù)字處理兩部分組成?？刂撇糠植捎脤?shí)現(xiàn)系統(tǒng)自帶的AT89C52單片機(jī)、鍵盤(pán)和液晶顯示器;數(shù)字處理采用Altera公司Cyclone系列EP1C12Q240C8,A/D、D/A分別采用TLC5540I(最高采樣率40 Msample/s)和THS5651AI(最高轉(zhuǎn)換速率125 Msample/s)。

2.2程序設(shè)計(jì)

軟件設(shè)計(jì)包括控制器軟件程序設(shè)計(jì)與FPGA程序設(shè)計(jì)兩部分。這里重點(diǎn)介紹FPGA程序的設(shè)計(jì)。

2.2.1載波同步電路的FPGA程序設(shè)計(jì)

載波同步程序設(shè)計(jì)采用圖2的Costas環(huán)結(jié)構(gòu),設(shè)計(jì)包括濾波器、乘法器、NCO和誤差信號(hào)處理幾部分。其中,濾波器采用31階Kaiser窗設(shè)計(jì)(β取0.5);乘法器用宏功能實(shí)現(xiàn)(要節(jié)省資源也可以自己編程用移位器和加法器);NCO取頻率控制器取16 bit,參考時(shí)鐘為20 MHz,設(shè)計(jì)的NCO頻率分辨率為9.54 Hz,波形存儲(chǔ)器存儲(chǔ)正弦載波一個(gè)周期內(nèi)的1 024個(gè)10 bit幅度數(shù)值;誤差信號(hào)處理由相差計(jì)算模塊與環(huán)路濾波器模塊組成。實(shí)現(xiàn)的載波同步電路的FPGA頂層RTL設(shè)計(jì)如圖7所示。

圖7　中頻載波同步系統(tǒng)頂層RTL圖

同步器輸出端口COS、SIN為兩路正交的同步載波。I和Q為兩正交支路的解調(diào)信號(hào)。

載波同步電路在參數(shù)配置完成后,對(duì)DPSK調(diào)制信號(hào)進(jìn)行同步提取,提取的載波同步的ModelSim仿真結(jié)果如圖8所示。

圖8　DPSK調(diào)制信號(hào)的載波同步仿真

圖8中,g_clk為系統(tǒng)時(shí)鐘,mess1為基帶信號(hào),mess1dif為差分信號(hào)。psk_inst/fword為頻率控制字(設(shè)置為312.5 kHz)。car_i_buf為調(diào)制信號(hào)載波,s_mod為DPSK調(diào)制信號(hào)。nco/wavout_i為載波同步本地I路輸出載波,nco/wavout_q為Q路輸出載波。nco/kadj為環(huán)路濾波器輸出,kwire為本地NCO中心頻率控制字,Kaddreg為相差調(diào)整后的頻率控制字(控制本地NCO)。從仿真結(jié)果可以看出,Kaddreg信號(hào)穩(wěn)定在312.5 kHz附近,與調(diào)制信號(hào)載波頻率一致,且本地NCO輸出的I路載波相位與調(diào)制信號(hào)載波相位一致,本地I路載波與調(diào)制信號(hào)載波同步。

2.2.2位同步軟件設(shè)計(jì)

根據(jù)圖5的全數(shù)字鎖相環(huán)結(jié)構(gòu),位同步FPGA程序設(shè)計(jì)電路如圖9所示。

圖9　位同步電路RTL圖

圖10　位同步添碼過(guò)程實(shí)際仿真圖

其中,分頻系數(shù)取117,窄脈沖形成器的分頻比為4。同步電路添碼與扣碼過(guò)程的仿真如圖10和圖11所示。

圖11　位同步扣碼過(guò)程實(shí)際仿真圖

2.2.3幀同步電路設(shè)計(jì)

根據(jù)圖6的設(shè)計(jì)原理,幀同步電路的頂層RTL圖如圖12所示,圖13是仿真圖。

圖12　幀同步電路的RTL圖

圖13　幀同步電路仿真圖

圖10中,bs為位同步信號(hào),sin為輸入信號(hào),fsout為幀同步輸出信號(hào)。

3　實(shí)際測(cè)試

實(shí)際測(cè)試同樣以DQPSK為例,參數(shù)采用軟件測(cè)試時(shí)的相同參數(shù),系統(tǒng)晶振時(shí)鐘為20 MHz。儀器是泰克TDS210-60MHz數(shù)字示波器。實(shí)際測(cè)試結(jié)果如圖14所示。

圖14　硬件測(cè)試結(jié)果

其中,圖14中的A通道為上面的波形,即1通道;B通道是下面的波形,即2通道。圖14(a)1通道為輸入的DPSK調(diào)制信號(hào),2通道為D/A輸出的I路載波,并以其作為示波器的觸發(fā)源;圖14(b)A通道為基帶碼,B為提取出的位同步信號(hào);圖14(c)為解調(diào)后的基帶信號(hào)。由實(shí)際測(cè)試結(jié)果可知,所設(shè)計(jì)的同步系統(tǒng)可正確的實(shí)現(xiàn)載波同步、位同步和幀同步。通過(guò)對(duì)其他幾種調(diào)制方式同樣進(jìn)行了測(cè)試,并設(shè)置了多組測(cè)試參數(shù),測(cè)試結(jié)果表明,該系統(tǒng)可在20 kHz～600 kHz頻率范圍內(nèi),實(shí)現(xiàn)8種數(shù)字調(diào)制信號(hào)的同步。

4　結(jié)束語(yǔ)

本文設(shè)計(jì)并實(shí)現(xiàn)了一種基于FPGA的同步系統(tǒng)。仿真和測(cè)試結(jié)果表明該系統(tǒng)滿足設(shè)計(jì)要求,所設(shè)計(jì)的同步系統(tǒng)具有占用資源少、支持模式多、范圍廣等優(yōu)點(diǎn)。由于采用可編程邏輯器件實(shí)現(xiàn),無(wú)需改變硬件電路,適當(dāng)改變相應(yīng)的參數(shù)即可實(shí)現(xiàn)功能和性能的提高。

參考文獻(xiàn):

[1]譚雪霏,趙春波,陳鞏.數(shù)字通信系統(tǒng)中的同步技術(shù)研究[J].現(xiàn)代電子技術(shù),2010(7):48-52.

[2]Johnson C R,Setharesw A.Telecommunication Breakdown:Concepts of Communication Transmitted via Software-Defined Radio[M].Prentice Hall,2003.

[3]何偉剛,蘇珊,吳其琦.宏小區(qū)無(wú)線電波傳播預(yù)測(cè)模型仿真分析[J].電子器件,2013,36(1):24-27

[4]謝紅,何祥宇,王立瑩.基于軟件無(wú)線電的同步技術(shù)研究[J].信息技術(shù),2008(2):71-81,84.

[5]王際兵,趙明,姚彥.軟件無(wú)線電實(shí)現(xiàn)方案研究[J].通信學(xué)報(bào),2000,21(3):70-74.

[6]Yuan Huimei,Hu Xiaoguang,Huang Juyong.Design and Implementation of Costas Loop Based on FPGA[C]//Industrial Electronics and Applications,2008.ICIEA 2008.3rd IEEE Conference on:2383-2388.

[7]Mei Xiao,Tao Cheng.Improved Implementation of Costas Loop for DQPSK Receivers Using FPGA[C]//Communication Technology,2006.ICCT’06.International Conference on:1-4.

[8]Linn Y.Robust M-PSK Phase Detectors for Carrier Synchronization PLLs in Coherent Receivers:Theory and Simulations[J].IEEE Transactions on Communications,2009,57(6):1795-1805.

[9]聶偉,楊勝姚,王巖嵩.基于FPGA的通用FIR濾波器設(shè)計(jì)[J].實(shí)驗(yàn)技術(shù)與管理,2010,27(10):69-72.

[10]聶偉,王巖嵩,張永杰.軟件無(wú)線電中頻解調(diào)器的設(shè)計(jì)與實(shí)現(xiàn)[J].實(shí)驗(yàn)技術(shù)與管理,2011,28(4):52-57

劉威(1963-),女,漢族,吉林長(zhǎng)春人,北京電子科技職業(yè)學(xué)院通信技術(shù)系工作,系主任,副教授,碩士(北京航空航天大學(xué)),研究方向?yàn)闊o(wú)線電通信、系統(tǒng)仿真,bkylw@126.com。

TheDesignandImplementationofSoftRadioSynchronizationSystemBasedonFPGA*

LIUWei*,LILi,CHENHaiyan,SUNShijiu

(Department of Telecom of Beijing Electronic Science and Technology Institute,Beijing 100015,China)

Abstract:A synchronization system of software radio system was designed and implemented based on FPGA,including the carrier synchronization,bit synchronization and frame synchronization.The synchronization system can achieve receiver synchronization in a wider frequency range,by setting the related parameter,such as the NCO center frequency of Costas loop,difference calculation control parameters and the parameters of the filter,the divider coefficient of bit synchronization and frame synchronization.The related simulation and practical test has proved the correctness of the design.

Key words:software radio;FPGA;universal;carrier synchronization

doi:EEACC:615010.3969/j.issn.1005-9490.2014.04.021

中圖分類號(hào):TN925

文獻(xiàn)標(biāo)識(shí)碼:A

文章編號(hào):1005-9490(2014)04-0674-05

收稿日期:2013-09-26修改日期:2013-11-14

項(xiàng)目來(lái)源:北京市科研基地項(xiàng)目(PXM2010-014386-098718);北京電子科技職業(yè)學(xué)院2013年科技重點(diǎn)課題項(xiàng)目(YZK2013011);北京市高等教育學(xué)會(huì)“十二五”高等教育科學(xué)研究規(guī)劃課題項(xiàng)目(BG125ZD026)