崔旭晶,崔秀艷

(沈陽理工大學(xué)信息科學(xué)與工程學(xué)院,沈陽110015)

?

基于SOPC/FPGA嵌入式的高頻阻垢水處理器設(shè)計(jì)與開發(fā)*

崔旭晶*,崔秀艷

(沈陽理工大學(xué)信息科學(xué)與工程學(xué)院,沈陽110015)

摘要:設(shè)計(jì)了一種基于SOPC/FPGA嵌入式技術(shù)的智能化高頻電磁場阻垢水處理器。該系統(tǒng)利用可編程芯片F(xiàn)PGA和以NiosⅡ嵌入式CPU為核心的SOPC系統(tǒng)作為信號(hào)處理和控制方法。設(shè)計(jì)由DDS芯片產(chǎn)生的高頻振蕩信號(hào)及其大功率功放電路,開發(fā)帶彩色觸摸屏的人機(jī)交互界面及各種控制功能,給出系統(tǒng)硬、軟件設(shè)計(jì),實(shí)現(xiàn)了系統(tǒng)智能化設(shè)計(jì)和實(shí)時(shí)監(jiān)控功能。本設(shè)備科技含量高,具有實(shí)時(shí)監(jiān)控及智能控制強(qiáng)大、直觀和易于操作等特點(diǎn)。

關(guān)鍵詞:SOPC嵌入式;阻垢;高頻振蕩;DDS信號(hào);功放;彩色觸摸屏

在工業(yè)生產(chǎn)和民用生活中廣泛使用著各類水系統(tǒng),它們以液態(tài)水為傳熱介質(zhì)進(jìn)行熱量傳輸和交換。液態(tài)水容易在設(shè)備上結(jié)垢,結(jié)垢速率與水質(zhì)的硬度、流量等因素有關(guān),通常情況下水垢以方解石結(jié)晶析出,質(zhì)地堅(jiān)硬,牢固的黏結(jié)在器壁上,它的導(dǎo)熱性能很差,存在安全隱患,用水設(shè)備在使用過程中還存在鐵銹腐蝕和藻類滋生等現(xiàn)象,所以必須予以消除。這里研制了一款SOPC/FPGA嵌入式的智能高頻電磁場阻垢水處理器,它由高頻阻垢機(jī)和嵌入式控制系統(tǒng)構(gòu)成,具有較高的智能化操作和實(shí)時(shí)監(jiān)控功能。目前可見一些MCU控制的高頻電磁場設(shè)計(jì)[1-2],未見嵌入式的智能高頻電磁場設(shè)計(jì)文獻(xiàn)。

1　高頻電磁場阻垢技術(shù)原理

目前國內(nèi)外對(duì)高頻電磁場處理水的機(jī)理研究還處在探討階段,對(duì)有關(guān)物理參數(shù)的改變及機(jī)理尚無定論。近年來,通過研究已經(jīng)發(fā)現(xiàn),管道水質(zhì)在電磁場能量的作用下,水分子會(huì)降低聚集力,不易形成大締合狀態(tài)的水分子團(tuán),通過電磁場而生成小締合態(tài)或單個(gè)水分子很容易被鈣、鎂離子所吸附,進(jìn)而能夠阻止碳酸鹽微晶面的形成和生長,而且使得碳酸鹽分子團(tuán)成為非晶狀的絮狀體,因此很容易被水流沖走。同時(shí)被高頻能量激活的水分子具有極強(qiáng)的侵潤和滲透性,極易在結(jié)垢層的微縫隙中做高頻振蕩,因此會(huì)使水垢松散、脫落,隨著微縫隙的不斷擴(kuò)大,最終會(huì)將管壁水垢清洗干凈。同時(shí)研究還發(fā)現(xiàn),高頻電磁場水處理器亦能夠防止管壁的化學(xué)與電化學(xué)腐蝕,抑制微生物生長,具有防腐防銹、殺菌滅藻的功能[3-4]。

2　高頻阻垢機(jī)設(shè)計(jì)

高頻阻垢水處理器由SOPC控制系統(tǒng)、高頻阻垢機(jī)和被處理水系統(tǒng)構(gòu)成,系統(tǒng)結(jié)構(gòu)如圖1所示,其中,高頻阻垢機(jī)由DDS高頻信號(hào)產(chǎn)生模塊、高頻振蕩及功放電路組成。

圖1　系統(tǒng)結(jié)構(gòu)圖

2.1DDS高頻信號(hào)產(chǎn)生模塊

高頻信號(hào)產(chǎn)生模塊是整個(gè)硬件控制單元的重要組成部分,這部分性能的好壞,直接關(guān)系到最終的水處理效果。要求高頻信號(hào)產(chǎn)生模塊能夠產(chǎn)生高頻率、穩(wěn)定的信號(hào),且頻率能夠根據(jù)智能控制算法在一定頻率范圍內(nèi)進(jìn)行快速切換。這里采用FPGA控制DDS芯片實(shí)現(xiàn)函數(shù)信號(hào)發(fā)生器,如圖2所示。

圖中DDS芯片采用市場上比較流行AD985X系列中的AD9850,它是AD公司生產(chǎn)的最高時(shí)鐘為125 MHz、采用先進(jìn)CMOS技術(shù)的直接頻率合成器,芯片內(nèi)部主要由可編程DDS系統(tǒng)、高性能模數(shù)變換器(DAC)和高速比較器3部分構(gòu)成,能實(shí)現(xiàn)全數(shù)字編程控制的頻率合成。

可編程DDS系統(tǒng)的核心是相位累加器,由一個(gè)加法器和一個(gè)N位相位寄存器組成,N一般為24 bit～32 bit。每來一個(gè)外部參考時(shí)鐘,相位寄存器便以步長M遞加,相位寄存器的輸出與相位控制字相加后輸入到正弦查詢表地址上。正弦查詢表包含一個(gè)正弦波周期的數(shù)字幅度信息,每一個(gè)地址對(duì)應(yīng)正弦波中0°～360°范圍的一個(gè)相位點(diǎn)。查詢表把輸入地址的相位信息映射成正弦波幅度信號(hào),然后驅(qū)動(dòng)DAC輸出正弦模擬量。輸出的正弦波頻率fo=M·fc/2N,這里取參數(shù)值為:外部參考時(shí)鐘頻率fc=125 MHz,正弦波輸出頻率fo=0～10 MHz,相位寄存器N=32 bit,可求出頻率控制字M的值(由FPGA計(jì)算提供)。輸出信號(hào)最小頻率(分辨率)fomin=fo/2N,輸出信號(hào)最大頻率fo=fc/2N。

圖2　DDS高頻信號(hào)產(chǎn)生模塊

DAC滿量程輸出電流通過一個(gè)外接電阻RSET調(diào)節(jié),典型值為3.9 kΩ,此處為RW1=0～10 kΩ。將DAC的輸出經(jīng)低通濾波器平滑濾波后(見圖中上部分的切比雪夫?yàn)V波器),可以得到抖動(dòng)很小的正弦波,正弦波經(jīng)內(nèi)部的高速比較器可轉(zhuǎn)換為方波[5-7]。AD9850有40 bit控制字,32 bit用于頻率控制(低32 bit),5 bit用于相位控制,1 bit用于電源休眠控制,2 bit用于選擇工作方式。這40 bit控制字由FPGA以串行方式輸入到AD9850,在串行輸入方式下,W-CLK上升沿把25引腳(40 bit的DATA數(shù)據(jù))的1 bit數(shù)據(jù)串行移入,當(dāng)移動(dòng)40 bit后,用一個(gè)FQ-UD脈沖即可更新輸出頻率和相位。

FPGA經(jīng)過計(jì)算,給W_CLK、FQ_UD、DATA、RESET 4個(gè)引腳寫入指令,設(shè)置需要產(chǎn)生的頻率,再由IOUT、IOUTB引腳輸出兩路相位相差180°的正弦波信號(hào),此時(shí)產(chǎn)生的正弦波頻率為0～10 MHz、峰峰值為1 V。

2.2高頻振蕩及功率放大電路

由DDS模塊產(chǎn)生的高頻正弦信號(hào)幅值較低,只有峰峰值1V,需要進(jìn)一步放大到峰峰值70 V～90 V、功率100 W的大功率可調(diào)信號(hào)。高頻振蕩及功率放大電路如圖3所示,它由三極管一級(jí)推挽放大電路和MOS管二級(jí)功率放大電路組成,經(jīng)過線圈耦合將信號(hào)輸出,最后得到阻垢所需要的大功率高頻振蕩信號(hào)。圖示為兩通道電路,其結(jié)構(gòu)相同。

為了驅(qū)動(dòng)各種管子,正弦輸入信號(hào)需適當(dāng)放大后,先接入三極管推挽前置放大電路中,三極管放大電路是電壓跟隨器,可把電流放大,經(jīng)過第1、2級(jí)推挽電流前置放大后,再接入功率放大電路中,MOS功率管(均為TMOS管)接成共源級(jí)放大電路形式,具有電壓、電流放大作用,經(jīng)過2個(gè)MOS管互補(bǔ)功放的耦合輸出,最終得到峰峰值70 V～90 V、功率100 W的高頻振蕩信號(hào)。

由于水處理器的工作頻率比較高,一般為5 MHz、6 MHz,為了降低鐵芯損耗,采用空氣耦合的空心變壓器作為輸出變壓器。變壓器副邊分為兩路,一路接電路正常工作的指示燈LED2,另一路通過設(shè)備接口CN5接水處理器輔機(jī)中的四氟電極(發(fā)出高頻振蕩),可調(diào)負(fù)載電容CW1、CW2為0～50 pF,負(fù)載電容100 pF～700 pF。

圖3　高頻振蕩及功率放大電路

3　SOPC控制系統(tǒng)設(shè)計(jì)

SOPC控制系統(tǒng)包括帶觸摸屏高頻阻垢系統(tǒng)人機(jī)交互界面設(shè)計(jì)、各種控制功能和實(shí)時(shí)監(jiān)控功能實(shí)現(xiàn)。開發(fā)板采用ALTERA公司EP3C40 FPGA開發(fā)套件V6工作平臺(tái),FPGA器件為EP3C40F484C6。SOPC控制系統(tǒng)框圖如圖4所示,為了完成復(fù)雜的系統(tǒng)控制功能,需要使用QuartusⅡ9.1中的SOPC Builder配置完整系統(tǒng)組件[8-9],包括NiosⅡCPU、JTAG UART、DDR2控制器、CFI控制器、LCD顯示驅(qū)動(dòng)及觸摸控制IP核(自定義)、定時(shí)器、鎖相環(huán)和PIO并行輸入/輸出等。系統(tǒng)采用AVALON總線傳輸規(guī)則,所有設(shè)備模塊都經(jīng)過總線相互訪問。圖中粗實(shí)心雙向箭頭線表示模塊間數(shù)據(jù)傳輸線路,細(xì)箭頭線表示部分模塊間訪問權(quán)限及規(guī)則方式。

圖4　SOPC控制系統(tǒng)框圖

3.1觸摸屏操作界面設(shè)計(jì)

觸摸屏操作界面包括4個(gè):用戶幫助界面、環(huán)境狀態(tài)輸入界面、鍵盤輸入界面和功能控制界面,依次如圖5所示,這些界面圖片的顯示與操作,采用C語言編程并與SOPC Builder組件相結(jié)合來實(shí)現(xiàn)。用戶幫助界面指導(dǎo)用戶如何操作該設(shè)備;環(huán)境狀態(tài)輸入界面用于輸入當(dāng)前環(huán)境情況,如:使用壓力、水溫、工作頻率、功放數(shù)目、環(huán)境溫度及濕度等;鍵盤輸入界面用來輸入數(shù)值;功能控制界面可以控制設(shè)備頻率及功放機(jī)開關(guān),如:頻率選擇、功率選擇、參數(shù)設(shè)定等,實(shí)現(xiàn)功能控制。

圖5　觸摸屏操作界面

圖6　系統(tǒng)聯(lián)調(diào)和裝置結(jié)構(gòu)圖(兩通道)

3.2軟件設(shè)計(jì)及調(diào)試

(1)基于32 bit avalon總線傳輸RGB數(shù)據(jù)流設(shè)計(jì)

要實(shí)現(xiàn)顯存數(shù)據(jù)的讀寫操作,需把圖片數(shù)據(jù)生成圖片RGB數(shù)據(jù),再將RGB數(shù)據(jù)通過總線傳輸?shù)斤@存當(dāng)中,這需要符合總線傳輸?shù)臄?shù)據(jù)傳輸規(guī)則,在軟件中就是要實(shí)現(xiàn)Avalon總線地址對(duì)齊,即本地地址對(duì)齊與動(dòng)態(tài)地址對(duì)齊。

(2)圖片顯示與界面載入實(shí)現(xiàn)

當(dāng)需要顯示界面時(shí),CPU會(huì)在短時(shí)間內(nèi)向顯存所在地址連續(xù)寫入大量RGB數(shù)據(jù),此數(shù)據(jù)寫滿一屏?xí)r,CPU終止向顯存寫入數(shù)據(jù),轉(zhuǎn)而向顯示驅(qū)動(dòng)發(fā)送,包括顯存起始地址、顯存地址范圍、使能信號(hào)、顯示開始信號(hào)等,使顯示驅(qū)動(dòng)工作,然后CPU進(jìn)入觸摸信號(hào)檢測來執(zhí)行下一項(xiàng)操作。其他各界面的顯示原理與用戶幫助界面顯示原理相同。

(3)觸摸控制功能實(shí)現(xiàn)

設(shè)計(jì)中需要通過觸摸來實(shí)現(xiàn)控制功能。當(dāng)觸摸屏幕時(shí),觸摸屏?xí)蛳到y(tǒng)PIO口反饋一個(gè)觸摸有效值,此值會(huì)和觸摸時(shí)間同步,系統(tǒng)通過讀取當(dāng)前PIO口值,來確定是否執(zhí)行當(dāng)前功能。

(4)NiosⅡIDE9.1軟件調(diào)試及下載

運(yùn)行NiosⅡIDE軟件,在新建工程中,添加QuartusⅡ9.1硬件系統(tǒng)工程所在目錄的ptf文件,選擇Hello world作為模版,完成軟件工程的創(chuàng)建,再配置工程的系統(tǒng)屬性,將軟件代碼替換工程中的hello world代碼,編譯程序,然后在線運(yùn)行當(dāng)前程序,驗(yàn)證其功能,最后下載系統(tǒng)到Flash,保證系統(tǒng)關(guān)電后,開機(jī)時(shí)Flash自動(dòng)將配置信息讀出送給EPCS,使器件脫機(jī)工作[10]。

4　系統(tǒng)聯(lián)調(diào)及裝置結(jié)構(gòu)

嵌入式高頻阻垢系統(tǒng)由高頻阻垢機(jī)與SOPC控制系統(tǒng)相連構(gòu)成,如圖6左側(cè)所示。將開發(fā)板的外接引腳與高頻阻垢機(jī)相連,然后將高頻阻垢機(jī)與示波器相連,打開高頻阻垢機(jī)的開關(guān)電源,再打開開發(fā)板電源,完成高頻阻垢機(jī)與開發(fā)板上電,此時(shí)系統(tǒng)已經(jīng)運(yùn)行,按照顯示操作運(yùn)行控制系統(tǒng),可以查看到高頻振蕩的正弦輸出波形。

高頻阻垢水處理器由主機(jī)——帶觸摸屏的大功率高頻信號(hào)發(fā)生器、輔機(jī)——帶四氟電極的水處理室、進(jìn)水口法蘭和出水口法蘭組成,如圖6右側(cè)所示。2個(gè)法蘭用于輔機(jī)與安裝設(shè)備的管道相連,主機(jī)和輔機(jī)可做成一體式或分體式,主機(jī)和輔機(jī)之間用同軸電纜連接。經(jīng)過調(diào)試運(yùn)行和實(shí)際使用,高頻阻垢水處理器可達(dá)到的技術(shù)指標(biāo)為:使用壓力10 kg·F/cm2～16 kg·F/cm2,每通道輸出功率100 W(共4通道),可調(diào)頻率范圍0～10 MHz,最佳工作頻率5 MHz、6 MHz,正弦波輸出電壓70 V～90 V(p-p),電源電壓220 V/380 V(50 Hz/60 Hz),進(jìn)出水口直徑不限,水流量、硬度不限,工作溫度≤200 ℃,環(huán)境溫度≤50 ℃,相對(duì)濕度<90%,阻垢率≥95%。

5　結(jié)語

嵌入式高頻阻垢水處理器具有功能強(qiáng)大、實(shí)時(shí)監(jiān)控、易于觀察和反饋信息量大等特點(diǎn)。經(jīng)過系統(tǒng)調(diào)試和實(shí)際使用,達(dá)到了相應(yīng)技術(shù)要求,取得較好的阻垢效果,實(shí)現(xiàn)了產(chǎn)品的智能化設(shè)計(jì),是高頻電磁阻垢設(shè)備中科技含量較高的新產(chǎn)品,可作為這類設(shè)備的更新?lián)Q代產(chǎn)品。

參考文獻(xiàn):

[1]鄭立群,王子旭,左晉,等.工業(yè)冷卻水腐蝕、結(jié)垢實(shí)時(shí)監(jiān)測技術(shù)開發(fā)與應(yīng)用[J].工業(yè)水處理,2006,22(6):47-48,51.

[2]熊蘭,席朝輝,葉曉杰,等.大功率高頻電磁阻垢系統(tǒng)的設(shè)計(jì)及實(shí)驗(yàn)研究[J].工業(yè)水處理,2011,31(6):46-48.

[3]王佩瓊.高頻電磁場防垢技術(shù)在循環(huán)水中的應(yīng)用機(jī)理初探[J].電力建設(shè),2001,22(9):43-45,48.

[4]范玉東,李永慶,馬世平.高頻電磁式水處理裝置在循環(huán)水處理中的應(yīng)用[J].東北電力技術(shù),2004(7):51-52.

[5]王學(xué)力,任全會(huì).基于NIOSⅡ便攜式信號(hào)發(fā)生器設(shè)計(jì)[J].電子器件,2013,36(4):478-481.

[6]王丹,李平,文玉梅,等.采用DDS頻率合成的虛擬信號(hào)發(fā)生器研究[J].傳感技術(shù)學(xué)報(bào),2007,20(3):586-591.

[7]余勇,鄭小林.基于FPGA的DDS正弦信號(hào)發(fā)生器的設(shè)計(jì)和實(shí)現(xiàn)[J].電子器件,2005,28(3):596-599.

[8]王剛,張瀲.基于FPGA的SOPC嵌入式系統(tǒng)設(shè)計(jì)與典型實(shí)例[M].北京:電子工業(yè)出版社,2009:132-142.

[9]Altera Corporation.SOPCBuilderUserGuideVersion1.0[EB/OL].[2010-12-01].http//:www.altera.com.cn/literature/ug/ug_sopc_builder.pdf.

[10]Altera Corp.NiosⅡ Software Developer’s Handbook[DB/OL].http//:www.altera.com.cn,2007.

崔旭晶(1964-),女,漢族,天津市人,沈陽理工大學(xué)信息科學(xué)與工程學(xué)院,副教授,碩士,研究方向?yàn)榍度胧郊夹g(shù)、集成電路設(shè)計(jì),xujing-1019@163.com。

BasedonSOPC/FPGAEmbeddedHigh-FrequencyScaleInhibitionWaterProcessorDesignandDevelopment*

CUIXujing*,CUIXiuyan

(School of Information Science and Engineering,Shenyang Ligong University,Shenyang 110015,China)

Abstract:Based on SOPC/FPGA embedded technology,intelligent high frequency electromagnetic field scale inhibition water processor was designed.The system uses programmable chip FPGA and Nios Ⅱ embedded CPU in the core of the SOPC system as the signal processing and control methods.The high-frequency oscillation signal is generated by DDS chip and the power amplifier circuit is designed.It is developed with color touch-screen interactive interface and a variety of control functions.The hardware and software designs of the system are given out,and an intelligent design system and the real-time monitoring functionality are achieved.The high-tech equipment have real-time monitoring and intelligent control functions with powerful,intuitive features and it is easy to operate.

Key words:SOPC embedded;scale inhibition;figh-frequency oscillation;DDS signal;power amplifier;color touch-screen

doi:EEACC:772010.3969/j.issn.1005-9490.2014.05.029

中圖分類號(hào):TP368;TQ085

文獻(xiàn)標(biāo)識(shí)碼:A

文章編號(hào):1005-9490(2014)05-0932-05

收稿日期:2013-09-03修改日期:2013-09-29

項(xiàng)目來源:遼寧省教育廳高校科研計(jì)劃項(xiàng)目(L2010482)