周瑩 鄒連英

【摘要】 本文介紹了基于USB2.0的EZ-USB FX2系列接口芯片之一CY7C68013，為解決PC與FPGA的高速數(shù)據(jù)傳輸，利用芯片的SlaveFIFO主從模式將CIS傳感器采集的紙幣數(shù)據(jù)準(zhǔn)確無損地傳給PC機(jī)，利用verilog HDL語言在FPGA中產(chǎn)生相應(yīng)的控制信號，最終實(shí)現(xiàn)對數(shù)據(jù)的快速傳輸，在上位機(jī)得到CIS采集的清晰的紙幣畫面。

【關(guān)鍵詞】 FPGA CY7C68013 SlaveFIFO模式 USB 紙幣圖像數(shù)據(jù)

一、引言

USB全稱為通用串行總線，是一種作為外圍設(shè)備與計算機(jī)之間通信的標(biāo)準(zhǔn)接口，具有可熱插拔、即插即用、快速、雙向、以及價格低廉等特性，獲得了越來越多用戶的接受。本文使用支持USB2.0協(xié)議的CY7C68013接口芯片，作為FPGA與PC之間的傳輸接口。

二、系統(tǒng)總設(shè)計

本文利用FPGA芯片作為系統(tǒng)的邏輯控制核心，控制CIS傳感器采集紙幣數(shù)據(jù)，并通過A/D將數(shù)字信號最終存入SDRAM。USB接口與上位機(jī)通信，只需將SDRAM中的數(shù)據(jù)通過USB傳輸?shù)缴衔粰C(jī)顯示。整體設(shè)計如圖1所示：

2.1 USB枚舉過程

當(dāng)集線器端口懸空時，被電阻下拉，當(dāng)設(shè)備插入到集線器時，接了上拉電阻那條數(shù)據(jù)線的電壓對集線器來說，是一個高電平信號，集線器檢測到此狀態(tài)后，報告給USB主控制器，此時便檢測到設(shè)備。USB的枚舉過程是主機(jī)獲取USB設(shè)備信息的過程。

（1）USB主機(jī)檢測到有設(shè)備插入后對其復(fù)位，使用缺省地址發(fā)送獲取設(shè)備描述符的標(biāo)準(zhǔn)請求，主機(jī)獲取到一個數(shù)據(jù)包的設(shè)備描述符并確認(rèn)無誤后，開始進(jìn)入設(shè)置地址階段。（2）USB主機(jī)向缺省地址發(fā)送設(shè)置地址的請求，設(shè)備受到該請求后，直接進(jìn)入到等待主機(jī)輸入令牌包，主機(jī)確認(rèn)收到后發(fā)送ACK，設(shè)備收到ACK之后開始啟用新地址。以后主機(jī)就通過這個唯一的地址訪問該設(shè)備。（3）主機(jī)使用新地址再次獲取配置描述符。枚舉完成。

2.2 USB批量傳輸

本文設(shè)備和主機(jī)的數(shù)據(jù)傳輸采用批量傳輸，批量傳輸由建立包、數(shù)據(jù)包、握手包構(gòu)成事務(wù)。用在數(shù)據(jù)量大，對數(shù)據(jù)的實(shí)時性要求不高的場合。傳輸過程如圖2所示：

2.3 系統(tǒng)硬件結(jié)構(gòu)

本文采用了USB的slaveFIFO模式，利用FPGA產(chǎn)生CY7C68013的控制信號。USB與FPGA的接口信號FLAGB、FLAGC用來指示FIFO的空滿狀態(tài)，SLOE、SLRD、SLWR信號分別為輸出使能信號、讀寫控制信號，F(xiàn)IFOADD[1：0]的4個位用于選擇芯片內(nèi)部的4個緩沖區(qū)之一。FD[15：0]為雙向數(shù)據(jù)端口。

三、軟件設(shè)計

系統(tǒng)的軟件設(shè)計包括三部分：FPGA控制器的verilog程序，USB的固件程序、上位機(jī)的控制程序。

3.1 同步SlaveFIFO寫的狀態(tài)機(jī)如下

IDLE：空閑，此時寫事件如果發(fā)生，轉(zhuǎn)入狀態(tài)1；

狀態(tài)1：觸發(fā)FIFOADD[1：0]指向IN FIFO，轉(zhuǎn)向狀態(tài)2；

狀態(tài)2：如果FIFO滿，則保持本狀態(tài)，否則轉(zhuǎn)向狀態(tài)3；

狀態(tài)3：驅(qū)動數(shù)據(jù)到總線上，觸發(fā)SLWR有效，轉(zhuǎn)向狀態(tài)4；

狀態(tài)4：若還有數(shù)據(jù)寫，則轉(zhuǎn)向狀態(tài)2，否則轉(zhuǎn)向IDLE；

3.2 USB的固件程序

USB固件是運(yùn)行在CY7C68013芯片中的代碼，只有將固件程序完整的下載入芯片中，芯片才可以被外圍信號控制。SlaveFIFO模式中，USB內(nèi)嵌的8051固件的功能只是配置SlaveFIFO相關(guān)的寄存器以及控制USB何時工作在SlaveFIFO模式下。一旦8051固件將相關(guān)的寄存器配置完畢，F(xiàn)PGA即可按照SlaveFIFO的傳輸時序，高速的與主機(jī)進(jìn)行通訊，而在通訊過程中不需要固件的參與。在固件程序中，TD_Init函數(shù)只會在USB啟動后調(diào)用一次。在這個函數(shù)里添加自己的初始化代碼，也就是傳輸數(shù)據(jù)前要處理的，例如USB工作模式、CPU時鐘頻率、端點(diǎn)選擇、端點(diǎn)傳輸方向、FIFO大小配置等。TD_Poll函數(shù)就是用戶調(diào)度程序，USB會在空閑的時候反復(fù)調(diào)用該函數(shù)，所以我們把自己需要反復(fù)執(zhí)行的代碼放在這里。本文在初始化函數(shù)TD_Poll中，改動的部分如下：

Void TD_Init（void）

{...

IFCONFIG = 0x03；// 設(shè)置外部時鐘源、同步傳輸、slave fifo模式

EP2CFG = 0xE2；//2端點(diǎn)IN、批量傳輸、512字節(jié)雙緩沖

EP6CFG = 0xE2；//2端點(diǎn)IN、批量傳輸、512字節(jié)雙緩沖

AUTOPTRSETUP |= 0x01 //使用自動指針，使用自動指針

....

}

3.3 上位機(jī)應(yīng)用程序設(shè)計

上位機(jī)應(yīng)用程序的作用就是提供一個人機(jī)交互的顯示界面，體現(xiàn)系統(tǒng)的運(yùn)行狀態(tài)。這里采用MicrosoftVisual C++ 6.0 進(jìn)行上位機(jī)應(yīng)用程序的設(shè)計，程序中采用CYAPI 控制函數(shù)類。CyAPI 控制函數(shù)類為EZ-USB FX2LP系列USB接口芯片提供了十分精細(xì)的控制接口。在使用Cypress 公司提供的驅(qū)動程序基礎(chǔ)上，只需在主機(jī)程序中加入頭文件CyAPI.h 和庫文件CyAPI.lib 即可調(diào)用相應(yīng)的控制函數(shù)。

四、測試結(jié)果

主機(jī)與設(shè)備之間通過USB的數(shù)據(jù)傳輸，實(shí)現(xiàn)對SDRAM中紙幣數(shù)據(jù)的上位機(jī)圖像顯示。顯示如圖3所示：

五、結(jié)束語

本文主要利用USB與FPGA的通信進(jìn)行紙幣數(shù)據(jù)采集的驗(yàn)證，能高速的將CIS采集的數(shù)據(jù)在上位機(jī)上進(jìn)行顯示，便于觀察與調(diào)試。USB通信與其他串口擴(kuò)展技術(shù)相比具有較大的優(yōu)越性。其設(shè)置比較靈活，應(yīng)用受限制少，在各種分布式控制領(lǐng)域部有推廣使用的價值。