周 霽

（中國電子科技集團(tuán)公司第四十七研究所，沈陽110032）

頻率量轉(zhuǎn)換數(shù)字量的集成電路設(shè)計(jì)技術(shù)

周 霽

（中國電子科技集團(tuán)公司第四十七研究所，沈陽110032）

傳感器在各領(lǐng)域有著廣泛應(yīng)用，為了測(cè)試傳感器輸出的頻率值，在傳感器與計(jì)算機(jī)之間需要一種可以將頻率量轉(zhuǎn)換為數(shù)字量的專用集成電路。介紹了輸出為頻率量的傳感器測(cè)試基本原理，設(shè)計(jì)了基于這種傳感器而研制的專用集成電路，介紹了其電路功能，電路邏輯結(jié)構(gòu)，電路核心器件邏輯設(shè)計(jì)及功能驗(yàn)證。

頻率量；數(shù)字量；專用集成電路

1 引 言

傳感器廣泛應(yīng)用于我們生活的各個(gè)領(lǐng)域，傳感器的信號(hào)輸出有的是頻率量，但終端計(jì)算機(jī)只能接收數(shù)字量，因此在傳感器和計(jì)算機(jī)之間，必須有一個(gè)可以將頻率量轉(zhuǎn)換為數(shù)字量的專用接口電路。對(duì)于模擬量，目前采用不同精度的A／D和V／F通用接口芯片，對(duì)于頻率量，目前專用的F／D芯片比較少，設(shè)計(jì)這種專用集成電路，在數(shù)據(jù)采集和控制系統(tǒng)方面應(yīng)用較多。

2 測(cè)試原理及電路功能介紹

2.1 一般測(cè)量原理

對(duì)于頻率量的測(cè)量一般分為兩種：一種是測(cè)頻法，另一種是測(cè)周法。這兩種方法適用于不同的場(chǎng)合和用途。為了提高測(cè)量精度，輸出頻率較高的傳感器絕大部分采用的是測(cè)頻法，而輸出頻率較低的傳感器絕大部分采用的是測(cè)周法，測(cè)頻法的一般原理圖如圖1所示，測(cè)周法原理圖如圖2所示。

圖1 測(cè)頻法原理圖

圖2 測(cè)周法原理圖

2.2 電路功能

此電路根據(jù)測(cè)周法原理而設(shè)計(jì)，電路輸入為低頻信號(hào)，利用標(biāo)準(zhǔn)高頻時(shí)鐘確定采樣周期，電路將頻率信號(hào)利用計(jì)數(shù)器轉(zhuǎn)換為數(shù)字信號(hào)通過總線輸出。

其中：

Ni：第i次采樣周期高頻計(jì)數(shù)器；Ni＋1：第i＋1次采樣周期高頻計(jì)數(shù)器

ni：第i次采樣周期低頻計(jì)數(shù)器；ni＋1：第i＋1次采樣周期低頻計(jì)數(shù)器

t0：標(biāo)準(zhǔn)高頻脈沖周期值

根據(jù)實(shí)際使用要求，設(shè)計(jì)電路邏輯和對(duì)應(yīng)的輸入輸出電路的邏輯功能圖如圖3所示。主要由輸入／輸出緩沖器，輸入2選1開關(guān)，輸入輸出控制電路，同步控制電路，兩路12位低頻計(jì)數(shù)緩沖器，20位高頻計(jì)數(shù)鎖存器及采樣周期控制電路等部分組成，另外出于性能考慮，會(huì)額外加入一些輸入／輸出驅(qū)動(dòng)電路、保護(hù)電路和三態(tài)電路等。

其中輸入輸出說明如下：

IN1，IN2為兩路低頻信號(hào)輸入端，在設(shè)計(jì)時(shí)，可以擴(kuò)展成多種，相應(yīng)的要增加選擇開關(guān)；CLK為高頻時(shí)鐘信號(hào)；CS片選信號(hào)：低電平有效；RD讀信號(hào)控制，低電平有效；WR寫信號(hào)控制，低電平有效；A0：控制字和地址碼寫入控制端，寫信號(hào)時(shí)為高電平，讀信號(hào)時(shí)為低電平；RST復(fù)位信號(hào)，可以將低頻計(jì)數(shù)器清零；INTR：中斷信號(hào)輸出端，當(dāng)時(shí)鐘信號(hào)到達(dá)，高頻低16位計(jì)數(shù)器記滿時(shí)跳變；RDY數(shù)據(jù)準(zhǔn)備好信號(hào)輸出端，讀出數(shù)據(jù)有效標(biāo)志；D0～D7為雙向總線，D7為最高位，D0為最低位。

圖3 電路的邏輯功能圖

3 電路核心器件邏輯設(shè)計(jì)

電路核心部件為分頻器，分頻器由單個(gè)的計(jì)數(shù)器基本計(jì)算單元組成，邏輯結(jié)構(gòu)如圖4所示。

圖4 分頻器基本計(jì)算電路

計(jì)數(shù)器基本計(jì)算單元電路結(jié)構(gòu)說明：由一個(gè)異或單元XOR2，一全二選一單元MUX2，，一個(gè)觸發(fā)器單元DFFC組成。在異或單元XOR2中，A，B為數(shù)據(jù)輸入端，Y為數(shù)據(jù)輸出端。當(dāng)A＝B時(shí)，Y＝0；A≠B時(shí)，Y＝1；在觸發(fā)器單元DFFC中，D為數(shù)據(jù)輸入端，CK為時(shí)鐘端，CLN為清零端，Q，QN為數(shù)據(jù)輸出端。當(dāng)CLR＝0，即CLN＝0時(shí)，Q＝0，QN＝1；當(dāng)CLR＝1，即CLN＝1時(shí)，每來一個(gè)C的上升沿，即CK的上升沿，Q＝D，QN＝！D。Q及QN隨著CK時(shí)鐘頻率變化，CK是上升沿有效，這決定了整個(gè)計(jì)數(shù)器也是上升沿進(jìn)行數(shù)據(jù)計(jì)算的。在設(shè)計(jì)計(jì)數(shù)器時(shí)，注意時(shí)鐘是哪一種沿有效。這種結(jié)構(gòu)是比較經(jīng)典的計(jì)數(shù)器計(jì)算單元，也是各種其它計(jì)數(shù)器的基礎(chǔ)，在電路中應(yīng)用相當(dāng)廣泛，許多其它的計(jì)數(shù)器單元，都是在這種基本結(jié)構(gòu)上發(fā)展而來的，在原理上也與這種最基本的結(jié)構(gòu)相同。掌握了這種結(jié)構(gòu)的原理，對(duì)于設(shè)計(jì)其它結(jié)構(gòu)的計(jì)數(shù)器有很大的幫助。

計(jì)數(shù)器基本計(jì)算單元工作原理：CE為計(jì)數(shù)器使能控制端，多個(gè)基本計(jì)算單元組合在一起形成多位計(jì)數(shù)器時(shí)，這些基本計(jì)算單元的CE是連接在一起的；DATA端為數(shù)據(jù)輸入端，接收的是低位數(shù)據(jù)輸出，如果作為第一位使用時(shí)，可以直接接電源，使DATA＝1。多個(gè)基本計(jì)算單元組合在一起形成多位計(jì)數(shù)器時(shí)，需要低位基本計(jì)算單元的輸出結(jié)果Q，QN通過一個(gè)二選一結(jié)構(gòu)后，向高位的基本計(jì)算單元DATA端輸出，就形成了低位數(shù)據(jù)與高位數(shù)據(jù)連接電路。T＝［（Ni＋1-Ni）×t0］／（ni＋1-ni）公式表明，只要兩次同時(shí)對(duì)高低頻率數(shù)進(jìn)行采樣，并求出其增量，就可以求出低頻的周期值，以實(shí)現(xiàn)對(duì)傳感器輸出頻率的測(cè)量。

4 功能驗(yàn)證

電路邏輯形成后，需要通過仿真對(duì)電路功能進(jìn)行驗(yàn)證。不但要使邏輯電路內(nèi)的所有節(jié)點(diǎn)都發(fā)生翻轉(zhuǎn)，更重要的是使邏輯電路的功能全覆蓋。使用的仿真工具為verilog_xl。在實(shí)際仿真過程中，由于單個(gè)邏輯器件輸入到輸出為理想無時(shí)間延遲狀態(tài)，雖然預(yù)先對(duì)觸發(fā)器進(jìn)行了置位，但觸發(fā)器進(jìn)行分頻時(shí)，輸出仍會(huì)出現(xiàn)不定態(tài)，導(dǎo)致電路最后的輸出Q也是不定態(tài)。例如用更基本單元倒向器，對(duì)管傳輸門搭建DFFC觸發(fā)器，在仿真時(shí)在輸出端會(huì)產(chǎn)生不定態(tài)。不定態(tài)的原因是因?yàn)槔硐肫骷]有延時(shí)造成的。

解決方法：在觸發(fā)器內(nèi)部的寄存器環(huán)型反饋結(jié)構(gòu)中加上對(duì)地電容，這樣會(huì)使高低電平轉(zhuǎn)換時(shí)電平有一個(gè)維持時(shí)間，從而消除不定態(tài)。另外可以在觸發(fā)器內(nèi)部的寄存器環(huán)型反饋結(jié)構(gòu)中加上一個(gè)延遲器件，使反饋環(huán)結(jié)構(gòu)中輸出到輸入有一個(gè)時(shí)間上的延遲，就可以消除不定態(tài)?；?qū)τ|發(fā)器功能進(jìn)行verilog語言描述，從而避免仿真過程中不定態(tài)的產(chǎn)生。以dffc觸發(fā)器結(jié)構(gòu)為例，對(duì)其進(jìn)行verilog語言描述如下：

這種功能描述覆蓋了這種觸發(fā)器電路輸入可能出現(xiàn)的所有情況。在設(shè)計(jì)這種電路的過程中，要注意時(shí)鐘有效沿的類型。對(duì)于電路的邏輯驗(yàn)證，在電路內(nèi)部轉(zhuǎn)換較為復(fù)雜的有進(jìn)位的運(yùn)算狀態(tài)下，注意將電路的功能驗(yàn)證完全。

5 結(jié)束語

此類電路是為輸出頻率信號(hào)的傳感器（諧振筒壓力傳感器、超聲波風(fēng)速傳感器等）的測(cè)試和系統(tǒng)控制而設(shè)計(jì)，主要用于測(cè)試這類傳感器的輸出頻率值，可以廣泛應(yīng)用于航空儀器、儀表數(shù)據(jù)采集和控制系統(tǒng)等領(lǐng)域。電路可以同時(shí)完成兩路頻率信號(hào)的數(shù)字轉(zhuǎn)換，分辯率最低為十萬分之一，最高為百萬分之一，采樣時(shí)間為ms級(jí)。（一般對(duì)應(yīng)2μmCMOS工藝），在使用時(shí)應(yīng)按使用要求進(jìn)行控制程序的編程，來實(shí)現(xiàn)相應(yīng)的電路功能。使用時(shí)，應(yīng)對(duì)電源濾波，一般應(yīng)先加電源后，再加入輸入信號(hào)。

［1］王永軍，李景華.數(shù)字邏輯與數(shù)字系統(tǒng)［M］.北京：電子工業(yè)出版社，2005.

［2］R.Jacob Baker，Harry W.Li，David E Boyce.CMOS電路設(shè)計(jì)、布局與仿真［M］.北京：機(jī)械工業(yè)出版社，2006.

［3］張明.Verilog HDL實(shí)用教程［M］.成都：電子科技大學(xué)出版社，1999.

Integrate Circuit Design Technology of Frequency Transferred to Date

ZHOU Ji
（The 47th Research Institute of China Electronics Technology Group Corporation，Shenyang 110032，China）

Sensors are widely used in many fields.In order to test the output frequency of the sensor，between the sensor and the computer，the specific integrated circuit is necessary for transferring the frequency to data.This paper introduces the test principle of the sensor，designs the specific integrated circuit，and expatiates its function，logic structure，key components and function test.

Frequency；Data；Application Specific Integrated Circuit

10.3969／j.issn.1002-2279.2014.01.004

TN4

：A

：1002-2279（2014）01-0012-03

周霽（1982-），女，遼寧省沈陽市人，學(xué)士，工程師，主研方向：集成電路設(shè)計(jì)及驗(yàn)證。

2013-02-21