張 艷，郝潤科，陳鑫麗

(上海理工大學 光電信息與計算機工程學院，上海200093)

在電力系統(tǒng)中，變電站承擔著電網(wǎng)運行中電能的轉(zhuǎn)換、分配、控制以及管理的任務，在電網(wǎng)安全與系統(tǒng)經(jīng)濟運行方面發(fā)揮著至關重要的作用。為了保障整個電力系統(tǒng)運行的安全性、可靠性與經(jīng)濟性，調(diào)度監(jiān)控中準確地掌握整個系統(tǒng)的運行狀態(tài)，能夠及時對監(jiān)測到的數(shù)據(jù)進行分析，以便快速做出正確的判斷及決策。

變電站的監(jiān)視控制系統(tǒng)完成對變電站內(nèi)數(shù)據(jù)采集與控制，是變電站綜合自動化的重要組成部分。而數(shù)據(jù)采集系統(tǒng)是變電站的監(jiān)視控制系統(tǒng)的中心環(huán)節(jié),也是最基礎的部分，其采集量的實時性、精度與準度對配電自動化起著決定性的作用[1]。本文設計了采用DSP作為采集器系統(tǒng)的主要核心處理器，并在DSP內(nèi)部嵌入μC/OS-II實時操作系統(tǒng)實現(xiàn)數(shù)據(jù)的同步采集和傳輸，較好地滿足了系統(tǒng)高實時性和精度的要求。

1 采集器整體設計思想

采集器硬件電路的總體架構(gòu)如圖1所示,主要由 DSP、CPLD、A/D采樣保持器、外擴 Flash、信號調(diào)理電路和電源等部分組成。從一次側(cè)設備中的PT/CT采集過來的電流及電壓信號[2]，通過光耦隔離進行變換后，再經(jīng)過二階濾波器進行濾波傳送至A/D轉(zhuǎn)換電路，A/D轉(zhuǎn)換電路輸出數(shù)字信號至DSP，DSP對所得到的數(shù)據(jù)進行傅里葉變換,計算出電流、電壓信號量的有效值，再通過外擴的Flash存儲器對采集的數(shù)據(jù)進行存儲，同時送到串行緩沖器中等待合并器的讀取。

2 采集器硬件電路設計

2.1 采集器信號調(diào)理部分

信號調(diào)理電路主要是對采集的數(shù)據(jù)信號進行變換和二階低通濾波。

2.1.1 電壓電流信號的電平抬升

由于從一次側(cè)設備中的互感器副邊輸出的是交流信號,存在正負特性,而 ADS8364模塊參考電壓為 2.5 V，只能轉(zhuǎn)化0～2.5 V范圍內(nèi)的電壓，故交流模擬量信號在采樣前需要進行信號的調(diào)理，使其波形處于0～2.5 V范圍內(nèi)。本文采用運算放大器實現(xiàn)這一部分的處理。電路如圖2所示。

2.1.2 采集器前端濾波電路

將三相交流電壓、電流信號經(jīng)過互感器變換后的小電壓、小電流信號經(jīng)過二階低通濾波器濾波，然后輸出給ADS8364模數(shù)轉(zhuǎn)換器。根據(jù)奈奎斯特采樣定理的要求,對信號的采樣速率fs要高于最高模擬信號頻率fh的2倍,通過二階低通濾波器進行濾波,截止頻率為 50 Hz，保證低頻信號的頻寬。其電路如圖3所示。

2.2 ADS8364接口電路的設計

圖3 二階低通濾波電路原理圖

為了滿足系統(tǒng)實時性、高精度的設計要求，數(shù)據(jù)采集模塊中A/D采樣高速、多通道和同步采樣非常重要。A/D轉(zhuǎn)換器作為系統(tǒng)的核心器件,首先根據(jù)系統(tǒng)來選取16位低功耗的A/D轉(zhuǎn)換器。因此,本系統(tǒng)選用ADS8364模塊，能夠使系統(tǒng)的整體性能和精度得到保證。

ADS8364接口電路的設計如圖4所示，在該接口電路中，接口電路的控制器主要是LC4128V，同時也是ADS8364接口電路的核心部分?？刂艫DS8364來選擇要轉(zhuǎn)換的數(shù)據(jù)通道,產(chǎn)生ADS8364的片選信號、轉(zhuǎn)換時鐘信號、轉(zhuǎn)換開始信號等是它的主要作用。當TMS320F2812寫入地址202FH時，同時外部地址總線上的寫信號XWE有效時,能夠通過內(nèi)部邏輯電路產(chǎn)生ADS8364模數(shù)轉(zhuǎn)換器的起動信號ADCONVST，這樣才能夠進行轉(zhuǎn)換第一個6路的模擬輸入量[3]。當此6路模擬量完全轉(zhuǎn)換后，A/D模數(shù)轉(zhuǎn)換器接口控制芯片再次啟動其他的模擬量的轉(zhuǎn)換，前后兩組6路轉(zhuǎn)換的模擬量通過TMS320F2812處理器進行處理。

2.3 CPLD接口電路的設計

在一般情況下，利用小規(guī)模邏輯器件譯碼的方法不能夠滿足DSP系統(tǒng)需要的時候，DSP系統(tǒng)需要從外部擴展快速CPLD部件來配合使用[4]。由于CPLD具有時序嚴格、速度較快、可編程性好等優(yōu)點，因此CPLD適合于實現(xiàn)譯碼和專門邏輯電路。

本系統(tǒng)采用外擴CPLD的方式來增加I/O功能，CPLD選擇 Lattice公司的LC4128V。LC4128是ispMACH4000中的一種,在速度和低功耗方面都具有優(yōu)良的性能,其支持的I/O 電壓標準有三種：3.3 V、2.5 V 和 1.8 V。 DSP 與 CPLD接口電路如圖5所示。

2.4 開關量輸入部分電路設計

圖4 TMS320F2812與ADS8364接口電路

數(shù)字化變電站采集器還需要采集如斷路器、隔離開關狀態(tài)等開關量，為了使采集器與強電部分在電氣上完全隔離，故兩者之間使用光電耦合的方式連接，以提高抗干擾能力和響應速度。開關量輸入轉(zhuǎn)換部分用輸入緩沖器來對外部信號起緩沖整形的作用[5]。開關量的輸入是DSP通過選通端的控制來實現(xiàn)，電路如圖6所示。開關量信號通過TLP5214光電耦合器進入74LS244緩沖器緩沖后，送至DSP數(shù)據(jù)總線。74LS244芯片通過片選端接收CPLD輸出信號,并將此信號送至DSP的地址總線，即實現(xiàn)由CPLD輸入開關量到TMS320F2812芯片I/O空間的映射。

圖5 DSP與CPLD接口原理圖

圖6 開關量輸入模塊電路

2.5 外擴存儲器的接口電路設計

在數(shù)據(jù)保存方面，TMS320F2812中片上存儲僅有256 KB，還有16 KB的SRAM，無法滿足存儲數(shù)據(jù)的需要。需通過擴展256 KB SARAM和512 KB Flash ROM的尋址空間訪問外部存儲器，在系統(tǒng)的采集器裝置上，存儲的總?cè)萘渴?68 KB，能夠滿足采集器對所采集數(shù)據(jù)進行保存的需要。

本設計選用 IS61LV25616(256K×16bit)和SST39VF800，其主要的數(shù)據(jù)訪問時間分別是10 ns和70 ns。鑒于TMS320F2812主要采用統(tǒng)一尋址形式，所以選擇作為程序存儲器和數(shù)據(jù)存儲器可以直接擴展的SARAM和Flash ROM。同時，為了保存掉電不丟失系統(tǒng)中的數(shù)據(jù)，擴展了 32 KB EEPROM,選用DS1230，32 K×8 bit,用2片組成32 K×16 bit。外擴存儲器與TMS320F2812的接口電路，將SARAM分配在ZONE2，地址范圍為0x80000～0xBFFFF，片選信號與DSP的XZCS2相連。EEPROM分配在ZONE6,地址范圍為 0x10000～0x107FFF,片選信號為 CS1、CS2、CS3，外部存儲器擴展電路如圖7所示。

圖7 外部存儲器擴展電路圖

3 系統(tǒng)軟件設計

采集器是數(shù)字化變電站系統(tǒng)的最底層的獨立采集處理終端，采集器的主要功能是負責對模擬量、數(shù)字量的采集及繼電器的控制(開關量的輸出)，另外需要與上層的合并器進行數(shù)據(jù)通信,主要是將采集到的數(shù)據(jù)上傳，并接收同步信號、時鐘信息，以及設置信息。

本系統(tǒng)軟件的程序中將數(shù)據(jù)采集器定義為一個結(jié)構(gòu)，包括相關的變量和采集器相關的操作函數(shù)，如采集器的設備號、采樣頻率、接收和發(fā)送緩沖區(qū)及A/D數(shù)據(jù)讀取、組幀、解析幀函數(shù)。數(shù)據(jù)采集及其處理部分的程序流程圖如圖8所示。

本文所設計的數(shù)字化變電站數(shù)據(jù)采集器系統(tǒng)中以TMS320F2812作為主要核心處理器，并在其內(nèi)部嵌入μC/OS-II實時操作系統(tǒng)實現(xiàn)數(shù)據(jù)的同步采集和傳輸，較好地滿足了系統(tǒng)高實時性和精度的要求。不僅減少了數(shù)字化變電站在一次側(cè)和二次側(cè)設備維修、監(jiān)控等方面的費用，同時對提高整體系統(tǒng)運行的穩(wěn)定性和可靠性等方面起到至關重要作用，是一種比較理想的智能采集系統(tǒng)，具有很好的發(fā)展前景。

[1]沈國榮.變電站自動化發(fā)展綜述[J].江蘇電機工程，2000,12(19):1-5.

[2]蔣衛(wèi),楊華云,江波.高壓三相組合互感器三相檢定方法及其實現(xiàn)研究[J].電測與儀表,2011,48(7):46-49.

[3]宋立業(yè),李逃昌,彭繼慎.基于CPLD的F2812和AD7865的接口電路設計[J].電氣技術,2009(2).

[4]崔桂磊,商建東.基于TMS320VC5410的實時信號處理系統(tǒng)的設計[J].電子工程師,2003(2):50-52.

[5]Zhou Jun,Li Zhixia,Lu Yong.The development of the on-line power quality monitoring systembased on DSP[J].Electrical Measurement and Instrumentation,2007(7).

圖8 系統(tǒng)的主流程圖