周應發(fā) ZHOU Ying-fa；黃澤鍔 HUANG Ze-e

（廣州颯特股份有限公司，廣州 510006）

（Guangzhou SAT Infrared Co.，Ltd.，Guangzhou 510006，China）

0 引言

Camera Link是一種基于視頻應用發(fā)展而來的通信接口，是在Channel Link技術基礎上發(fā)展出來的[1]。Camera Link標準是由國家半導體實驗室提出的一種Channel Link技術標準發(fā)展而來的，它在傳統(tǒng)LVDS傳輸數據的基礎上又加載了并轉串發(fā)送器和串轉并接收器，利用SER/DES（串行化/解串行化）技術以高達4.8Gb/s的速度發(fā)送數據。Camera Link標準使用每條鏈路需兩根導線的LVDS傳輸技術。驅動器接收28個單端數據信號和1個時鐘信號，這些信號以7:1的比例被串行發(fā)送，也就是5對LVDS信號通道上分別傳輸4組LVDS數據流和1組LVDS時鐘信號，即完成28位數據的同步傳輸只需5對線，而且在多通道66MHz像素時鐘頻率下傳輸距離可達6m[2-4]。

系統(tǒng)使用Spartan-6系列的FPGA，型號為XC6SLX45來進行設計。該系列的FPGA為成本敏感型應用帶來了低風險、低成本和低功耗的最佳平衡。該系列不僅擁有業(yè)界領先的系統(tǒng)集成能力，同時還能實現適用于大批量應用的最低總成本[5-6]。

本文闡述如何在FPGA進行Camera Link接口設計，使用該方法在FPGA中設計模塊，用于替代原使用的并轉串驅動芯片SN75LVDS83，即節(jié)約了成本，降低了功耗，也便于系統(tǒng)的小型化。

1 系統(tǒng)軟硬件設計

1.1 系統(tǒng)硬件設計 系統(tǒng)原電路如圖1所示，其中FPGA將從視頻設備中采集到的數字圖像數據，包括24位RGB數據，行信號HSYNC，場信號VSYNC，數據使能信號DEN，及一位保留信號，共28路；同時還有像素時鐘信號傳輸給并轉串驅動芯片SN75LVDS83，通過該芯片將28位CMOS/TTL信號以7：1方式并串變換為4條LVDS數據信號，即Y0P和Y0M至Y3P和Y3M。鎖相環(huán)傳輸時鐘，即CLKOUTP和CLKOUTM通過第五條LVDS鏈路與其中四路LVDS數據信號并行傳輸。

圖1 原系統(tǒng)硬件電路原理圖

然后將5路LVDS信號通過連線傳輸到顯示驅動板上的接收器芯片SN75LVDS82，該芯片接收4路LVDS數據信號和1路LVDS時鐘信號，將數據信號串并轉換為28位CMOS/TTL并行信號，然后送到液晶屏的數字接口。系統(tǒng)顯示屏使用友達的5寸液晶屏，型號為A050VW01，該屏具有RGB數字接口。通過5對線纜傳輸，減少了線纜使用的數量。因此可使用較少連接器，也節(jié)省了空間。

原硬件設計，雖然設計簡單，也成功的實現了圖像的成功傳輸。但使用了并轉串驅動芯片SN75LVDS83，該芯片封裝較大，不利于系統(tǒng)的小型化。其次，該芯片正常工作時功耗在170mW左右。對于手持設備而言，該功耗也不少。本系統(tǒng)設計將該芯片的功能集成到系統(tǒng)的主控芯片FPGA芯片上，通過FPGA來實現并轉串驅動芯片。即圖1中系統(tǒng)并轉串驅動器模塊集成到FPGA中。

1.2 基于FPGA的系統(tǒng)設計 使用Camera Link協(xié)議，根據并轉串驅動芯片SN75LVDS83的芯片規(guī)格書[7]，28位數據信號的時序設計如圖2所示。時鐘CLKOUTP/CLKOUTM是像素時鐘PCLK的7倍頻。該圖將28位數據傳輸的時序及各個位分別儲存的數據信號都進行說明。在FPGA編程時，參考該圖進行編程。

圖2 CameraLink數據傳輸時序

FPGA設計時使用工具軟件Xilinx ISE Design Suite 12.4，使用類似于原理圖的圖形輸入方式進行設計，通過硬件描述語言VHDL編程，然后生成相應的圖形模塊。其中圖3所示的模塊是頂層中LVDS時鐘信號的設計方法，CTL_LOGIC是控制信號，像素時鐘PCLK通過該模塊進行時鐘的7倍頻，生成時鐘CLKx7。同時，PCLK通過CLKOUT輸出給差分信號生成模塊OBUFDS，生成時鐘LVDS信號CLKOUTP和CLKOUTM。

圖3 時鐘LVDS信號生成模塊

另外四路LVDS數據信號的設計方法如圖4所示，圖4中給出了其中一路LVDS信號的圖形化模塊，根據圖2所示的時序設計，第一路LVDS數據信號傳輸D0,D1,D2,D3,D4,D6,D7位，該位所儲存的信息在如圖2所示，圖4中也進行了標識，如紅色信號的第0位Red(0)儲放在D0位。由圖3中產生時鐘7倍頻和7路并行數據輸入到并串轉換模塊，該模塊實現了并行7路數據輸入，串行一路數據輸出。輸出的串行數據通過OBUFDS模塊，生成差分信號Y0P，Y0M。另外三路LVDS信號而使用同樣設計方法。最終生成5路LVDS信號，然后傳輸到顯示板上的串轉并接收芯片SN75LVDS82。通過該芯片輸出原圖像數字信號給液晶屏。

圖4 數據LVDS信號生成模塊

2 實驗結果

通過在FPGA中設計模塊，替代原使用的并轉串驅動芯片SN75LVDS83，最后在FPGA中成功的實現了原芯片的功能，圖像成功的傳輸到液晶屏上進行顯示。圖5是傳輸標準彩條數據后，友達的5寸液晶屏中的顯示效果，該系統(tǒng)已成功應用在相應的手持設備中。

圖5 標準彩條傳輸顯示

[1]Basler.Specification of the camera link interface standard for digital cameras and flame grabbers[Z].Ahrensburg，Germany:Basler，2000.

[2]王小艷,張會新,孫永生,楊倩.Camera Link協(xié)議和FPGA的數字圖像信號源設計[J].網絡與通信工程,2008(07):59-61.

[3]朱齊丹,劉進業(yè),康嶺.Camera Link硬件接口電路設計[J].應用科技,2008(10):57-60.

[4]李寧,汪駿發(fā).基于Camera Link的高速數據采集系統(tǒng)[J].紅外,2005(07):31-37.

[5]Spartan-6 Family Overview/DataSheet[M].Xilinx,2010.

[6]Spartan-6 FPGA Packaging and Pinouts/DataSheet[M].Xilinx,2010.

[7]Sn75lvds83a/DataSheet[M].TI,2009.