高 驥 高蘭志 崔艷鵬 白 潔

(1.北京宇航系統(tǒng)工程研究所 北京 100076;2.山東航天電子技術(shù)研究所 山東煙臺(tái) 264003 3.西安電子科技大學(xué) 西安 710071;4.中國(guó)運(yùn)載火箭技術(shù)研究院 北京 100076)

0 引言

星載計(jì)算機(jī)作為衛(wèi)星、飛船等航天器的核心系統(tǒng)之一，航天任務(wù)對(duì)星載計(jì)算機(jī)的性能和功能要求已愈來(lái)愈高，而且隨著航天任務(wù)的日趨繁多，星載計(jì)算機(jī)的功能日益復(fù)雜，性能要求越來(lái)越高、體積越來(lái)越小。采用傳統(tǒng)的設(shè)計(jì)方法已無(wú)法滿足星載計(jì)算機(jī)的高性能、小型化和功能的高度集成化，亟需采用新的系統(tǒng)設(shè)計(jì)方法滿足星載計(jì)算機(jī)研制需求。近年來(lái)，在密集型計(jì)算領(lǐng)域興起的片上多核系統(tǒng)MPSOC(Multi-Processor System On Chip)為小型化、高性能星載計(jì)算機(jī)的設(shè)計(jì)提供有效的解決方案，基于可編程邏輯器件FPGA 的可重構(gòu)資源，將異構(gòu)多應(yīng)用微處理器(Application Processor，AP)、可重構(gòu)模塊(Reconfigurable Module，RM)、專用ASIC 部件、I/O接口等資源構(gòu)成異構(gòu)并行的處理系統(tǒng)，使系統(tǒng)能夠靈活地融合多種不同的計(jì)算資源，計(jì)算機(jī)系統(tǒng)中的某種(或某些)資源能夠很大限度地滿足星載計(jì)算機(jī)的不同應(yīng)用模式和在軌數(shù)據(jù)處理的要求，達(dá)到較高的性能。系統(tǒng)中集成的一個(gè)或多個(gè)RM 能實(shí)現(xiàn)硬件的功能改變，各模塊之間的互連關(guān)系可以通過(guò)配置和動(dòng)態(tài)調(diào)節(jié)。這種可變性能使系統(tǒng)適應(yīng)更大范圍的應(yīng)用需求，向一體化、小型化、可搬移、高性能的方向發(fā)展。

本文針對(duì)未來(lái)航天任務(wù)對(duì)星載計(jì)算機(jī)的功能復(fù)雜化、體積小型化的要求，對(duì)基于MPSOC 的可重構(gòu)星載計(jì)算機(jī)進(jìn)行設(shè)計(jì)，給出具體的體系結(jié)構(gòu)與功能實(shí)現(xiàn)方式，并根據(jù)星載計(jì)算機(jī)的新型體系結(jié)構(gòu)給出了基于軟硬件協(xié)同的星載計(jì)算機(jī)設(shè)計(jì)方法。

1 相關(guān)工作

國(guó)外基于MPSOC 的可重構(gòu)星載計(jì)算機(jī)起步較早，美國(guó)國(guó)家航空宇航局NASA 將可重構(gòu)計(jì)算技術(shù)的航天應(yīng)用列入新的評(píng)估項(xiàng)目，相關(guān)評(píng)估的結(jié)果表明:基于FPGA 的可重構(gòu)處理系統(tǒng)應(yīng)用航天具有比傳統(tǒng)低性能的微處理器，甚至比抗輻射加固的商業(yè)化微處理器更高的性能，可以通過(guò)重構(gòu)實(shí)現(xiàn)靈活的系統(tǒng)功能以及通信協(xié)議等特殊功能。目前，國(guó)外已有將可重構(gòu)計(jì)算機(jī)應(yīng)用于航天器電子系統(tǒng)設(shè)計(jì)的成功實(shí)例，例如澳大利亞CRCSS 的FedSat［1］以及NASA 的可重構(gòu)星載電子平臺(tái)SRC-6E［2］;德國(guó)斯圖加特大學(xué)小衛(wèi)星計(jì)劃的第一顆微小衛(wèi)星——Flying Laptop 也采用了基于FPGA 的可重構(gòu)計(jì)算技術(shù)設(shè)計(jì)星載計(jì)算機(jī)［3］。我國(guó)目前尚沒有將可重構(gòu)計(jì)算技術(shù)應(yīng)用于航天領(lǐng)域的實(shí)例。

可重構(gòu)計(jì)算機(jī)領(lǐng)域的另一項(xiàng)核心技術(shù)是可進(jìn)化系統(tǒng)技術(shù)(EHW)。EHW 可簡(jiǎn)單定義為:借助軟硬件技術(shù)將智能算法應(yīng)用于可編程器件構(gòu)建智能系統(tǒng)的一種設(shè)計(jì)技術(shù)。可重構(gòu)星載計(jì)算機(jī)的特點(diǎn)在于利用“自適應(yīng)”的思想，使星載計(jì)算機(jī)軟硬件具備分析、判斷故障能力，實(shí)現(xiàn)自我診斷，并通過(guò)動(dòng)態(tài)、自主重構(gòu)，在故障條件下繼續(xù)正常工作，保障在軌計(jì)算機(jī)自動(dòng)完成預(yù)定任務(wù)。

美國(guó)噴氣推進(jìn)實(shí)驗(yàn)室JPL 依據(jù)EHW 技術(shù)已開發(fā)出幾種驗(yàn)證平臺(tái)(包括控制器以及其他部件)。高速、大容量可編程器件成為可重構(gòu)計(jì)算機(jī)首選的硬件平臺(tái)。國(guó)外目前采用的可編程器件有FPGA、FPAA(Field Programmable Analog Arrays 現(xiàn)場(chǎng)可編程模擬陣列)、FPTA(Field Programmable Transistor Arrays 現(xiàn)場(chǎng)可編程晶體管陣列)以及可編程混合信號(hào)陣列，其中又以FPGA 應(yīng)用最為廣泛。星載計(jì)算機(jī)容錯(cuò)體系結(jié)構(gòu)與系統(tǒng)重構(gòu)技術(shù)的研究，使星載計(jì)算機(jī)能夠滿足深空探測(cè)、空間機(jī)器人、空間攻防技術(shù)發(fā)展需要，確保星載計(jì)算機(jī)能夠盡量少地依靠地面指揮系統(tǒng)，實(shí)現(xiàn)自主故障診斷、故障隔離和系統(tǒng)重構(gòu)。英國(guó)Luton 大學(xué)為馬特拉·馬科尼公司研制的一個(gè)試驗(yàn)性的地球敏感器項(xiàng)目就采用了SoC 技術(shù)和系統(tǒng)重構(gòu)技術(shù)［4］。

2 基于MPSOC 的可重構(gòu)星載計(jì)算機(jī)體系結(jié)構(gòu)

2.1 多處理器片上系統(tǒng)MPSOC 概述

多處理器片上系統(tǒng)(MPSOC)一般由多個(gè)處理器單元、專用功能模塊甚至混和信號(hào)電路組成，構(gòu)建一個(gè)復(fù)雜的集成計(jì)算機(jī)系統(tǒng)，從而滿足計(jì)算機(jī)系統(tǒng)在計(jì)算性能、功耗、實(shí)時(shí)性以及成本等方面的需求。MPSOC 計(jì)算機(jī)系統(tǒng)通過(guò)定制體系結(jié)構(gòu)來(lái)滿足不同應(yīng)用在成本和功耗等方面的需求，已廣泛地用于通信、消費(fèi)類電子產(chǎn)品和網(wǎng)絡(luò)多媒體等諸多領(lǐng)域。

MPSOC 多處理器片上系統(tǒng)一般由一個(gè)標(biāo)準(zhǔn)處理器主核和多個(gè)專用處理芯片(如DSP 和其他支持專用運(yùn)算的處理器核組成)，多核之間通過(guò)高速總線互聯(lián)，每個(gè)核都有對(duì)應(yīng)的一塊共享內(nèi)存，通過(guò)片上網(wǎng)絡(luò)構(gòu)成一個(gè)整體，和外部的內(nèi)存進(jìn)行數(shù)據(jù)交換［5］。如圖1所示。典型的MPSOC 由三類組件組成:處理器單元，包括處理器、DSP 或ASIC 用于執(zhí)行計(jì)算任務(wù);存儲(chǔ)模塊用于保存數(shù)據(jù);互連網(wǎng)絡(luò)用于組件間通信。系統(tǒng)中可以有不同類型的可編程處理器(如CPU 和DSP)，也可以有專用處理器單元(如ASIC)來(lái)完成單個(gè)功能。片上存儲(chǔ)結(jié)構(gòu)和通信互連結(jié)構(gòu)也是異構(gòu)和定制的，從而滿足嵌入式應(yīng)用在性能和實(shí)時(shí)性上的需求。

圖1 基于MPSOC 的計(jì)算機(jī)體系結(jié)構(gòu)

2.2 可重構(gòu)計(jì)算機(jī)體系結(jié)構(gòu)概述

可重構(gòu)計(jì)算機(jī)(RCS，Reconfigurable Computing System)是指基于可編程器件實(shí)現(xiàn)片上系統(tǒng)或者某種應(yīng)用的算法加速。由于可編程器件具備電路重構(gòu)的特征，從而引起片上系統(tǒng)的系統(tǒng)結(jié)構(gòu)的重構(gòu)改變或者應(yīng)用算法的改變，它的出現(xiàn)較好的解決了算法運(yùn)行在通用計(jì)算平臺(tái)上的性能問(wèn)題和算法固化在ASIC 上的不能修改的問(wèn)題［7］?？芍貥?gòu)計(jì)算機(jī)系統(tǒng)通?；谕ㄓ锰幚砥骷軜?gòu)的主處理器和基于可重構(gòu)電路技術(shù)的可重構(gòu)硬件組成，可重構(gòu)計(jì)算機(jī)一般采用可編程器件作為可重構(gòu)硬件重構(gòu)和實(shí)現(xiàn)的基礎(chǔ)，目前主要是采用FPGA，隨著FPGA 的容積和性能的發(fā)展，可重構(gòu)計(jì)算機(jī)的功能和性能也越來(lái)越強(qiáng)。典型的可重構(gòu)計(jì)算機(jī)結(jié)構(gòu)模型如圖2所示，由通用處理器、微處理器MPU、專用ASIC、數(shù)字信號(hào)處理器DSP、存儲(chǔ)器MEM 和I/O 組成，通過(guò)可重構(gòu)片上互聯(lián)網(wǎng)絡(luò)NoC(Network on Chip)實(shí)現(xiàn)不同資源之間的互聯(lián)。

2.3 基于MPSOC 的可重構(gòu)星載計(jì)算機(jī)系統(tǒng)設(shè)計(jì)

根據(jù)星載計(jì)算機(jī)的需求，基于可編程邏輯器件和標(biāo)準(zhǔn)處理器(核)設(shè)計(jì)如圖3所示的多處理器片上計(jì)算機(jī)系統(tǒng)，該計(jì)算機(jī)系統(tǒng)由標(biāo)準(zhǔn)的處理器CPU0、CPU1 和多個(gè)專用的應(yīng)用處理器系統(tǒng)組成，同時(shí)在系統(tǒng)還配置重構(gòu)管理模塊和可重構(gòu)橋接I/O 接口，可重構(gòu)管理模塊完成計(jì)算機(jī)的功能重構(gòu)管理功能，通過(guò)配置片上網(wǎng)絡(luò)NoC 的互聯(lián)結(jié)構(gòu)和應(yīng)用處理器功能模塊，實(shí)現(xiàn)星載計(jì)算機(jī)功能重新配置，可重構(gòu)橋接I/O 實(shí)現(xiàn)了標(biāo)準(zhǔn)處理器、片上應(yīng)用處理器與外部特定I/O 接口(如片上PCI總線到外部接口的轉(zhuǎn)換)的轉(zhuǎn)接，同時(shí)實(shí)現(xiàn)多個(gè)處理器共享同一外部I/O接口的功能。

圖2 可重構(gòu)計(jì)算機(jī)體系系統(tǒng)RCS 的結(jié)構(gòu)模型

圖3 基于MPSOC 的可重構(gòu)星載計(jì)算機(jī)體系結(jié)構(gòu)

該計(jì)算機(jī)系統(tǒng)是由多個(gè)標(biāo)準(zhǔn)處理器模塊(CPU0、CPUl)、全局存儲(chǔ)器模塊，片上網(wǎng)絡(luò)NoC 和多個(gè)專用應(yīng)用處理器構(gòu)成的并行計(jì)算系統(tǒng)。標(biāo)準(zhǔn)處理器模塊負(fù)責(zé)計(jì)算機(jī)系統(tǒng)的運(yùn)行計(jì)算和管理任務(wù)，在計(jì)算機(jī)系統(tǒng)充當(dāng)系統(tǒng)管理的角色;通過(guò)FPGA 實(shí)現(xiàn)片上應(yīng)用處理器(Application Processor，AP)，每個(gè)AP 完成特定的應(yīng)用功能，完成星載計(jì)算機(jī)的專用功能，其功能類似計(jì)算機(jī)外圍設(shè)備中ASIC 完成的功能，如高級(jí)傳感器預(yù)處理器AP 完成傳感器數(shù)據(jù)的采集和預(yù)處理功能，健康監(jiān)控和預(yù)測(cè)管理功能處理器AP 根據(jù)其他處理器提供的數(shù)據(jù)對(duì)計(jì)算機(jī)的健康狀況進(jìn)行監(jiān)控，并由基于模型的控制處理器AP 根據(jù)這些數(shù)據(jù)對(duì)計(jì)算機(jī)的狀態(tài)進(jìn)行預(yù)測(cè)和管理。根據(jù)星載計(jì)算機(jī)的應(yīng)用場(chǎng)合，片上應(yīng)用處理器AP 可以專用于加速具有規(guī)則計(jì)算模式的特定應(yīng)用算法(如乘累加算法、對(duì)稱密碼算法等)，或者實(shí)現(xiàn)數(shù)字信號(hào)處理算法核(DSP)、序列密碼算法及其它隨機(jī)邏輯電路。

AP 的配置過(guò)程由標(biāo)準(zhǔn)處理器發(fā)起，配置數(shù)據(jù)可存于全局存儲(chǔ)器、處理器的局部存儲(chǔ)系統(tǒng).或AP 的局部存儲(chǔ)器中;標(biāo)準(zhǔn)處理器通過(guò)配置指定AP 功能后，可以通過(guò)片上總線NoC 向其傳送命令，啟動(dòng)并完成一定數(shù)據(jù)集在標(biāo)準(zhǔn)上的快速處理，源數(shù)據(jù)和計(jì)算結(jié)果可傳遞于全局/處理器局部存儲(chǔ)器與AP 局部存儲(chǔ)器之間。全局存儲(chǔ)模塊提供全局可見的存儲(chǔ)空間，在硬件上，所有的標(biāo)準(zhǔn)處理器節(jié)點(diǎn)和AP 均可訪問(wèn)全部存儲(chǔ)區(qū)域，而在軟件上，所有處理器都把此存儲(chǔ)區(qū)域映射為各自I/O 空間的一部分，某個(gè)標(biāo)準(zhǔn)處理器作為“主處理器”負(fù)責(zé)全局存儲(chǔ)區(qū)域的劃分和管理，解決數(shù)據(jù)沖突，并配合片上網(wǎng)絡(luò)中的硬件邏輯來(lái)完成存儲(chǔ)區(qū)保護(hù)。

計(jì)算機(jī)系統(tǒng)對(duì)外提供統(tǒng)一的I/O 接口，主處理器和AP 均通過(guò)可重構(gòu)橋接I/O 模塊與外界進(jìn)行接口。橋接模塊實(shí)現(xiàn)了片上網(wǎng)絡(luò)NoC 或標(biāo)準(zhǔn)處理器總線(如PCI總線)到特定I/O 接口的轉(zhuǎn)接，因此該模塊由進(jìn)行總線協(xié)議轉(zhuǎn)換的橋接部件及特定I/O 接口控制器兩部分組成。這使得標(biāo)準(zhǔn)處理器和AP 均能通過(guò)轉(zhuǎn)接共享的訪問(wèn)不同I/O 接口，提高了對(duì)外連接的適應(yīng)性。

重構(gòu)管理模塊RC 是基于MPSOC 的可重構(gòu)計(jì)算機(jī)系統(tǒng)重構(gòu)功能的核心。因?yàn)橛?jì)算機(jī)通過(guò)片上網(wǎng)絡(luò)NoC 將異構(gòu)的處理器、AP 等計(jì)算機(jī)節(jié)點(diǎn)、全局存儲(chǔ)模塊等進(jìn)行的內(nèi)部互連，以提供模塊間高速的數(shù)據(jù)傳輸通道?？芍貥?gòu)計(jì)算機(jī)功能的轉(zhuǎn)換也通過(guò)配置片上網(wǎng)絡(luò)NoC 的互聯(lián)關(guān)系、AP 的功能配置實(shí)現(xiàn)計(jì)算機(jī)系統(tǒng)功能的轉(zhuǎn)換。重構(gòu)管理模塊RC 負(fù)責(zé)計(jì)算機(jī)系統(tǒng)中所有AP 配置數(shù)據(jù)的傳輸和具體MPSOC的配置過(guò)程;它負(fù)責(zé)解析系統(tǒng)定義的各種配置命令和處理命令，進(jìn)行沖突仲裁、資源分配和保護(hù)，并記錄傳輸狀態(tài)。

基于MPSOC 的可重構(gòu)星載計(jì)算機(jī)可以在不同的級(jí)別上實(shí)現(xiàn)重構(gòu):在體系結(jié)構(gòu)級(jí)，通過(guò)調(diào)整各個(gè)芯片之間的互連關(guān)系，可以針對(duì)特定應(yīng)用要求更合理地分配資源，實(shí)現(xiàn)靈活的軟硬件劃分，形成可重構(gòu)并行處理系統(tǒng);在部件級(jí)，專用AP 內(nèi)部可以實(shí)現(xiàn)功能單元問(wèn)靜態(tài)或動(dòng)態(tài)的可重構(gòu)通路，以及單元內(nèi)部的功能重構(gòu)，形成粗粒度的可重構(gòu)計(jì)算結(jié)構(gòu)，可有效加速特定算法的執(zhí)行;在邏輯級(jí)，細(xì)粒度重構(gòu)方式實(shí)現(xiàn)對(duì)AP 進(jìn)行靜態(tài)或動(dòng)態(tài)配置，定制程序需要的特定功能，實(shí)現(xiàn)高度并行的功能單元，可靈活提高星載計(jì)算機(jī)的并行執(zhí)行速度。

使用多處理器技術(shù)設(shè)計(jì)星載計(jì)算機(jī)，具備很多優(yōu)勢(shì)，首先，加速系統(tǒng)的多任務(wù)計(jì)算能力，因?yàn)樵谟?jì)算機(jī)中每個(gè)應(yīng)用處理器AP 都有獨(dú)立的cache、與系統(tǒng)總線獨(dú)立的接口，并且操作系統(tǒng)OS 擁有足夠的資源用進(jìn)行密集的并行任務(wù)處理，從而實(shí)現(xiàn)了處理性能的顯著提高。

多處理器系統(tǒng)的最優(yōu)化需要運(yùn)行在該系統(tǒng)中的所有操作系統(tǒng)OS 和應(yīng)用程序支持稱之為線程級(jí)并行(Thread-Level Parallelism，TLP)的技術(shù)。線程級(jí)同步是操作系統(tǒng)和應(yīng)用程序支持多線程的運(yùn)行，線程作為一段程序可以獨(dú)立于其他軟件模塊而獨(dú)立運(yùn)行，從而提高基于MPSOC 的計(jì)算機(jī)系統(tǒng)的運(yùn)行效率。

另一方面，考慮到MPSOC 將不同的處理事務(wù)集成到多個(gè)應(yīng)用處理器中，其結(jié)果是使用更少的處理器和更小的印制板面積。在系統(tǒng)設(shè)計(jì)實(shí)現(xiàn)時(shí)可以最小化臺(tái)面面積，從而減小計(jì)算機(jī)重量、印制板大小，從而可以滿足航天器小型化、輕型化的要求。

其次，使用MPSOC 及時(shí)可以簡(jiǎn)化在現(xiàn)用硬件上添加新的功能，在系統(tǒng)中預(yù)留了空閑的資源用于未來(lái)的系統(tǒng)的擴(kuò)展和升級(jí)。當(dāng)系統(tǒng)中應(yīng)用處理器AP、標(biāo)準(zhǔn)處理器和其他分布式處理單元之間的關(guān)鍵系統(tǒng)接口確定以后，在確定的實(shí)時(shí)環(huán)境下的系統(tǒng)設(shè)計(jì)可以采用即插即用方法進(jìn)行系統(tǒng)設(shè)計(jì)。

3 基于MPSOC 的計(jì)算機(jī)軟硬件聯(lián)合設(shè)計(jì)方法

傳統(tǒng)的星載計(jì)算機(jī)設(shè)計(jì)流程如圖4所示，在傳統(tǒng)的計(jì)算機(jī)設(shè)計(jì)方法中，軟硬件聯(lián)合設(shè)計(jì)方法很少使用，系統(tǒng)軟硬件的劃分主要依賴于開發(fā)人員的工程經(jīng)驗(yàn)，考慮因素也主要是已有的軟件或硬件，另因缺乏對(duì)劃分結(jié)果的仿真分析，因而做到軟硬件劃分最優(yōu)比較困難。在星載計(jì)算機(jī)系統(tǒng)要求多功能、低成本、小型化的發(fā)展趨勢(shì)下，傳統(tǒng)設(shè)計(jì)方法不僅降低了設(shè)計(jì)效率，而且計(jì)算機(jī)的性能提升也出現(xiàn)了瓶頸。為提高星載機(jī)設(shè)計(jì)設(shè)計(jì)效率和任務(wù)執(zhí)行并行度，在基于MPSOC 的星載計(jì)算機(jī)系統(tǒng)設(shè)計(jì)時(shí)，采用了軟硬件協(xié)同設(shè)計(jì)的設(shè)計(jì)方法，充分分析系統(tǒng)功能需求，在功能滿足需求、成本最小化的基本原則下對(duì)計(jì)算機(jī)系統(tǒng)進(jìn)行軟硬件分割。

基于MPSOC 的星載計(jì)算機(jī)軟硬件協(xié)同設(shè)計(jì)方法的流程如圖5所示，星載計(jì)算機(jī)軟硬件協(xié)同設(shè)計(jì)方法采用體系結(jié)構(gòu)描述語(yǔ)言ADL(Architecture Description Language)描述系統(tǒng)行為［8］，并在此基礎(chǔ)上自動(dòng)劃分軟硬件，硬件劃分中在劃分為多種應(yīng)用處理器，然后分別用語(yǔ)言設(shè)計(jì)軟硬件，并將其綜合后進(jìn)行功能驗(yàn)證和性能預(yù)測(cè)等仿真結(jié)果進(jìn)行確認(rèn)，若無(wú)問(wèn)題則詳細(xì)設(shè)計(jì)軟硬件。

圖4 傳統(tǒng)的星載計(jì)算機(jī)軟硬件設(shè)計(jì)方法

在系統(tǒng)行為描述階段，系統(tǒng)將以最直接的方式描述。此時(shí)，不涉及系統(tǒng)的實(shí)現(xiàn)。在此階段，需對(duì)整個(gè)系統(tǒng)行為進(jìn)行分析驗(yàn)證，以期在設(shè)計(jì)的開始階段就能發(fā)現(xiàn)系統(tǒng)行為要求中的錯(cuò)誤。之后，對(duì)系統(tǒng)行為描述進(jìn)行軟硬件的功能劃分。根據(jù)系統(tǒng)的功能，將系統(tǒng)分為互連的多個(gè)應(yīng)用處理器AP，每個(gè)應(yīng)用處理器作為獨(dú)立的處理器系統(tǒng)用于執(zhí)行功能相對(duì)獨(dú)立的特定行為。同時(shí)需要確定應(yīng)用處理器、標(biāo)準(zhǔn)處理器之間的互連關(guān)系和接口標(biāo)準(zhǔn)，完成計(jì)算機(jī)系統(tǒng)的結(jié)構(gòu)模型描述。在完成系統(tǒng)的結(jié)構(gòu)描述后，同樣需要進(jìn)行驗(yàn)證，以確認(rèn)結(jié)構(gòu)描述與行為描述的一致。軟硬件劃分在結(jié)構(gòu)描述完成后進(jìn)行，以確定各部分功能是由單獨(dú)的應(yīng)用處理器來(lái)完成，還是由計(jì)算機(jī)系統(tǒng)的標(biāo)準(zhǔn)處理器來(lái)完成。更重要的是，軟硬件劃分后，需預(yù)測(cè)系統(tǒng)的性能和靈活性等參數(shù)，以評(píng)估軟硬件劃分，甚至應(yīng)用功能劃分的合理性。若劃分不合理，則需重新進(jìn)行軟硬件劃分或功能劃分，并重新做評(píng)估。如此循環(huán)直至獲得最優(yōu)軟硬件劃分方案。完成軟硬件劃分后，就可細(xì)化各模塊(包括應(yīng)用處理器AP、標(biāo)準(zhǔn)處理器軟件功能)、綜合直至虛擬器件原型(包括軟件)。整個(gè)細(xì)化過(guò)程中，經(jīng)過(guò)多次進(jìn)行軟硬件的協(xié)同驗(yàn)證，以及時(shí)發(fā)現(xiàn)細(xì)化中的錯(cuò)誤。在到達(dá)器件原型級(jí)后，需對(duì)各硬件原型進(jìn)行設(shè)計(jì)并是以MPSOC 的方式實(shí)現(xiàn)，最后通過(guò)軟硬件協(xié)同設(shè)計(jì)完成最終的實(shí)現(xiàn)。在應(yīng)用處理器的設(shè)計(jì)上，某些有廠商提供的內(nèi)核如DSP、MCU 等，可直接進(jìn)行例化;對(duì)自主設(shè)計(jì)的專用應(yīng)用處理器系統(tǒng)，還需作進(jìn)一步綜合和布圖等。整個(gè)設(shè)計(jì)結(jié)束前，還應(yīng)對(duì)設(shè)計(jì)進(jìn)行底層的軟硬件協(xié)同驗(yàn)證和仿真，最終確認(rèn)設(shè)計(jì)是否滿足功能要求和條件約束。在系統(tǒng)設(shè)計(jì)過(guò)程中對(duì)計(jì)算機(jī)擴(kuò)展功能的分析和綜合，設(shè)計(jì)MPSOC 可重構(gòu)管理模塊，建立不同工作模式下的重構(gòu)配置策略，在計(jì)算機(jī)系統(tǒng)功能需要改變時(shí)通過(guò)重構(gòu)管理模塊實(shí)現(xiàn)計(jì)算機(jī)的重新配置。

采用基于軟硬件協(xié)同設(shè)計(jì)的星載計(jì)算機(jī)設(shè)計(jì)方法，能夠在計(jì)算機(jī)設(shè)計(jì)早期就能實(shí)現(xiàn)軟硬件的交互，最大限度地挖掘計(jì)算機(jī)系統(tǒng)軟硬功能之間的并發(fā)性，優(yōu)化了計(jì)算機(jī)軟硬件的協(xié)同和分工，避免因獨(dú)立設(shè)計(jì)軟硬件體系結(jié)構(gòu)導(dǎo)致的性能無(wú)法提高、體積無(wú)法減小等弊端。

4 總結(jié)

基于MPSOC 的可重構(gòu)星載計(jì)算機(jī)設(shè)計(jì)通過(guò)融合多種不同的計(jì)算資源，能夠使星載計(jì)算機(jī)根據(jù)其特定的應(yīng)用功能分配計(jì)算機(jī)資源，滿足復(fù)雜的應(yīng)用模式和處理要求，同時(shí)提高了星載計(jì)算機(jī)任務(wù)處理的并行性、提高運(yùn)行效率。通過(guò)定義硬件功能的在線重構(gòu)策略，能實(shí)現(xiàn)硬件的功能在軌動(dòng)態(tài)重構(gòu)，通過(guò)標(biāo)準(zhǔn)處理器和重配置管理模塊，能有效支持計(jì)算機(jī)內(nèi)部多個(gè)應(yīng)用處理器和片上通信網(wǎng)絡(luò)的配置及重構(gòu)控制，這種可重構(gòu)特性使系統(tǒng)能適應(yīng)星載計(jì)算機(jī)在不同運(yùn)行模式和應(yīng)用場(chǎng)合下的應(yīng)用需求，使計(jì)算機(jī)向小型化、高性能、智能化的方向發(fā)展。通過(guò)基于軟硬件協(xié)同設(shè)計(jì)方法對(duì)星載計(jì)算機(jī)應(yīng)用功能進(jìn)行劃分，優(yōu)化了計(jì)算機(jī)軟硬件的協(xié)同和分工，提高了星載計(jì)算機(jī)的設(shè)計(jì)效率和計(jì)算性能?；贛PSOC 的可重構(gòu)星載計(jì)算機(jī)設(shè)計(jì)，為未來(lái)航天用計(jì)算機(jī)的系統(tǒng)設(shè)計(jì)提供高效而快捷的技術(shù)途徑。

［1］GRAHAMC，PETKOVIKM，RUSSELLS，eta1.The Fed Sat Microsatellite ［EB/OL］.［2008-01-15］.http://www.itr.unisa.edu.au/research/crcss/fedsat_microsatellite.pdf.

［2］EASMEA，MOHAMEDT，TAREKEG，et al.Aneffieient implementation of automatic cloud cover assessment(ACCA)on a reconfigurable computer［EB/OL］.［2008-03-05］.http://www.esto.nasa.gov/eonferences/estc2005/papers/a9p1.pdf.

［3］MONTENEQROS，ROSER H P，HUBER F.BOSS:Software and FPGA Middleware for the"flying laptop" Microsatellite［C］//European Space Agency，Proceedings of DA-SIA.［s.1.］.2005.

［4］李仁發(fā)，劉彥，徐成.多處理器片上系統(tǒng)任務(wù)調(diào)度研究進(jìn)展評(píng)述［J］.計(jì)算機(jī)研究與發(fā)展，2008，45(9):1620-1629.

［5］楊孟飛，華更新.空間計(jì)算機(jī)技術(shù)的現(xiàn)狀和未來(lái)發(fā)展趨勢(shì)［C］.中國(guó)宇航學(xué)會(huì)首屆學(xué)術(shù)年會(huì)，2005，423-429.

［6］郝沁汾，尚利民，祝明發(fā).可重構(gòu)計(jì)算機(jī)的發(fā)展探討［C］.2007年全國(guó)高性能計(jì)算學(xué)術(shù)年會(huì)論文集，2007，111-117.

［7］武文權(quán).可重構(gòu)并行小衛(wèi)星星載計(jì)算機(jī)體系結(jié)構(gòu)設(shè)計(jì)［D］(博士).上海:中國(guó)科學(xué)院上海微系統(tǒng)與信息技術(shù)研究所，2004.

［8］高曉清.基于ADL 的抽象級(jí)嵌入式系統(tǒng)設(shè)計(jì)方法研究［J］.計(jì)算機(jī)工程與設(shè)計(jì)，2010，31(4):3229-3232.