摘 要：在激光成像探測(cè)系統(tǒng)中，時(shí)序控制是完成圖像信號(hào)提取的關(guān)鍵技術(shù)。文中根據(jù)系統(tǒng)硬件最小化設(shè)計(jì)原則，采用多通道復(fù)用方法，完成了時(shí)序控制的軟硬件設(shè)計(jì)，實(shí)現(xiàn)了激光器控制、多通道測(cè)距及多通道目標(biāo)強(qiáng)度信息的提取。

關(guān)鍵詞：激光成像；時(shí)間測(cè)量；FPGA

中圖法分類(lèi)號(hào)：TN249 文獻(xiàn)標(biāo)識(shí)碼：A 文章編號(hào)：2095-1302(2014)06-0054-03

0引言

激光主動(dòng)成像技術(shù)由于其分辨率高、抗干擾能力強(qiáng)、可進(jìn)行測(cè)距、測(cè)速等技術(shù)特點(diǎn)[1]，已成為激光制導(dǎo)技術(shù)的發(fā)展趨勢(shì)，國(guó)內(nèi)外均開(kāi)展了大量的研究工作。激光主動(dòng)成像系統(tǒng)中，時(shí)序控制系統(tǒng)是重要組成部分。國(guó)外典型的激光主動(dòng)成像系統(tǒng)如美國(guó)的通用激光導(dǎo)引頭（CLAS）中，激光雷達(dá)電子裝置是主要組件之一，其功能是生成、檢測(cè)、測(cè)量接收到的全部激光脈沖，負(fù)責(zé)啟動(dòng)激光器、提取目標(biāo)峰值強(qiáng)度和距離信息，支持多脈沖邏輯[2]，所起的作用就是激光成像探測(cè)時(shí)序控制。國(guó)內(nèi)也正在對(duì)激光成像導(dǎo)引頭開(kāi)展研制，探測(cè)系統(tǒng)時(shí)序控制也是正在研究的關(guān)鍵技術(shù)之一。

1時(shí)序控制工作原理

系統(tǒng)上電后，待激光器準(zhǔn)備完成，根據(jù)一定的重復(fù)頻率控制激光器發(fā)射激光窄脈沖。光學(xué)系統(tǒng)接收目標(biāo)反射信號(hào)，經(jīng)探測(cè)器光電轉(zhuǎn)換后，提取表示距離信息的數(shù)字脈沖信號(hào)，完成多通道目標(biāo)測(cè)距，同時(shí)將窄脈沖信號(hào)峰值保持并采集處理。單脈沖數(shù)據(jù)處理完成后，繼續(xù)發(fā)射激光，以一定的幀頻完成目標(biāo)圖像的采集。激光成像系統(tǒng)主要處理目標(biāo)的三維距離像和強(qiáng)度像，因此，目標(biāo)測(cè)距與信號(hào)幅值采集是時(shí)序控制的核心。

1.1激光測(cè)距原理

激光測(cè)距分為脈沖激光測(cè)距和連續(xù)波相位測(cè)距兩類(lèi)[3]。

脈沖激光測(cè)距是通過(guò)測(cè)量激光器發(fā)射的主波和被測(cè)目標(biāo)反射的回波之間的時(shí)間差，即光往返一次所需的時(shí)間來(lái)計(jì)算目標(biāo)距離的。

已知光在空間的傳播速度為c，光往返一次所需的時(shí)間為△t， 則被測(cè)目標(biāo)的距離：

R=0.5c·△t（1）

連續(xù)波相位測(cè)距通過(guò)測(cè)量發(fā)射的調(diào)制激光光束和接收的目標(biāo)回波的相位差來(lái)獲得目標(biāo)的距離。連續(xù)波相位測(cè)距可以在近距獲得較高的測(cè)距精度（mm量級(jí)），但和脈沖激光測(cè)距相比，存在測(cè)距時(shí)間長(zhǎng)、作用距離近等缺點(diǎn)，不適用于實(shí)時(shí)性要求高、作用距離遠(yuǎn)的精確制導(dǎo)武器系統(tǒng)，因此，本系統(tǒng)采用了脈沖激光測(cè)距機(jī)制。

1.2激光強(qiáng)度像提取原理

激光器發(fā)送的激光為窄脈沖，脈寬為納秒量級(jí)，要提取到有效的激光強(qiáng)度信息，需要將峰值不失真的提取出來(lái)。

在工程應(yīng)用中，提取信號(hào)峰值可采用高速信號(hào)采集和峰值保持電路兩種模式實(shí)現(xiàn)。面陣激光探測(cè)系統(tǒng)若采用高速信號(hào)采集電路將帶來(lái)系統(tǒng)過(guò)于龐大、復(fù)雜的問(wèn)題，不適用于對(duì)體積有較高要求的應(yīng)用場(chǎng)合，因此，采用了峰值保持電路模式。

2硬件設(shè)計(jì)

2.1測(cè)距電路設(shè)計(jì)

多通道測(cè)距電路通過(guò)對(duì)陣列探測(cè)器每個(gè)象元輸出進(jìn)行精確計(jì)時(shí)來(lái)完成目標(biāo)測(cè)距。對(duì)測(cè)距系統(tǒng)的要求主要有精度高、通道多、測(cè)量范圍大等，為此，選用了專(zhuān)用的時(shí)間測(cè)量芯片德國(guó)ACAM公司的TDC-GPX時(shí)間芯片，其接口如圖1所示。

圖1TDC_GPX的接口圖

該芯片共有四種工作模式：I-模式、G-模式、R-模式和M-模式[4]。其中I-模式最適用于多路測(cè)距系統(tǒng)，其主要技術(shù)指標(biāo)如下：

（1）測(cè)量通道最多，8通道獨(dú)立測(cè)量，滿(mǎn)足多路測(cè)距要求；

（2）測(cè)量范圍最廣，應(yīng)用內(nèi)部start再觸發(fā)，可達(dá)無(wú)限測(cè)量范圍，滿(mǎn)足遠(yuǎn)距探測(cè)要求；

（3）單通道時(shí)間測(cè)量精度達(dá)81 ps，對(duì)應(yīng)距離誤差為0.012m，可滿(mǎn)足成像距離精度要求。

為克服溫度、電壓變化對(duì)精度的影響，芯片設(shè)計(jì)工作在精度可調(diào)模式下，芯片精度被非常精確的通過(guò)鎖相環(huán)電路 （PLL）穩(wěn)定下來(lái)，精度被固定在一個(gè)可調(diào)整的數(shù)值上，其精度如下：

（2）

式中，Tref為輸入時(shí)鐘周期，硬件設(shè)計(jì)為40 MHz時(shí)鐘，Tref為25 ns；refclkdiv和hsdiv為需要向TDC-GPX寫(xiě)入的寄存器值，refclkdiv設(shè)定為7，hsdiv設(shè)定為182，則測(cè)距芯片精度計(jì)算值為81.4 ps。

需要多片測(cè)距芯片來(lái)實(shí)現(xiàn)多路測(cè)距，若單獨(dú)由主控制器控制，將使I/O管腳數(shù)目非常龐大，為此，將多片芯片的地址線(xiàn)和數(shù)據(jù)線(xiàn)復(fù)用，主控制器根據(jù)時(shí)序，循環(huán)向各個(gè)芯片寫(xiě)控制命令，并從各芯片的FIFO中依次讀取時(shí)間信息。

2.2模擬信號(hào)采集電路設(shè)計(jì)

成像系統(tǒng)需要提取多路目標(biāo)強(qiáng)度信號(hào)，受體積限制，不能對(duì)多路信號(hào)通過(guò)多路AD進(jìn)行直接采集，為簡(jiǎn)化系統(tǒng)，選擇型號(hào)為L(zhǎng)TC1391的8通道模擬信號(hào)多路選擇器，將多路模擬信號(hào)輸入到一個(gè)多路選擇器后，F(xiàn)PGA控制多路選擇器按時(shí)序選擇輸出模擬信號(hào)，實(shí)現(xiàn)小型化。FPGA通過(guò)SPI口控制多路選擇器輸出[5]，其時(shí)序如圖2所示。

圖2LTC1391操作時(shí)序圖

AD選用TI公司的ADS8364，該芯片有16位數(shù)據(jù)位，6路輸入通道，最高轉(zhuǎn)換速率250 kHz[6]。FPGA控制AD的時(shí)序，采集多路選擇器的輸出。

2.3FPGA電路設(shè)計(jì)

時(shí)序控制的主要特點(diǎn)如下：

（1）多任務(wù)、多路時(shí)序?qū)崟r(shí)處理；

（2）I/O管腳多；

（3）并行控制、并行數(shù)據(jù)處理；

（4）不需要進(jìn)行復(fù)雜數(shù)據(jù)運(yùn)算。

這些特點(diǎn)決定了選擇FPGA作為主處理芯片是合理的方案。根據(jù)系統(tǒng)規(guī)模，選用Spartan-6系列的FPGA， XC6SLX150T，其內(nèi)部具有15萬(wàn)個(gè)邏輯單元，23 038個(gè)Slices，4 824 Kb的BlockRAM單元，296個(gè)可配置I/O管腳。

2.4時(shí)序控制硬件電路

根據(jù)以上主要部分的設(shè)計(jì)，時(shí)序控制硬件電路主要由FPGA、FLASH、接口電路、多片多通道選擇器、多片AD芯片、多片時(shí)間測(cè)量芯片及電源電路組成。為適應(yīng)小型化的要求，通過(guò)FPGA時(shí)序設(shè)計(jì)，各芯片分時(shí)協(xié)調(diào)工作，提高芯片及管腳復(fù)用率，集成度較高，系統(tǒng)框圖如圖3所示。

圖3硬件電路框圖

3FPGA實(shí)現(xiàn)

3.1FPGA頂層設(shè)計(jì)

FPGA使用verilog語(yǔ)言編寫(xiě)，模塊化設(shè)計(jì)，整個(gè)工程分為如圖4所示的11個(gè)子模塊。

圖4FPGA頂層設(shè)計(jì)

3.2測(cè)距模塊設(shè)計(jì)

作為實(shí)現(xiàn)目標(biāo)測(cè)距的芯片，測(cè)距模塊的控制是整個(gè)FPGA工程設(shè)計(jì)的關(guān)鍵環(huán)節(jié)。TDC-GPX通過(guò)FPGA控制讀、寫(xiě)時(shí)序來(lái)完成寄存器配置、數(shù)據(jù)讀取的。寫(xiě)時(shí)序如圖5所示，讀時(shí)序如圖6所示。

圖5TDC-GPX寫(xiě)時(shí)序

3.3多路選擇器模塊

多路選擇器通過(guò)SPI口進(jìn)行控制，三根控制線(xiàn)分別為片選信號(hào)CLK、數(shù)據(jù)線(xiàn)DIN、片選信號(hào)CS。設(shè)計(jì)時(shí)序仿真如圖7所示。

圖6TDC-GPX讀時(shí)序

圖7多路選擇器模塊仿真圖

當(dāng)選擇多路選擇器工作時(shí)，EN一直為1，B[2：0]代表選擇0～7通道。

4實(shí)驗(yàn)驗(yàn)證

時(shí)序控制設(shè)計(jì)完成了硬件電路設(shè)計(jì)裝調(diào)，完成了FPGA程序設(shè)計(jì)、調(diào)試，完成了與激光成像探測(cè)系統(tǒng)的聯(lián)試，試驗(yàn)結(jié)果表明，時(shí)序控制組件完成了激光成像探測(cè)系統(tǒng)的時(shí)序控制，有效控制了激光器輸出，完成了多路測(cè)距功能，完成了目標(biāo)反射信號(hào)的提取功能。

在實(shí)驗(yàn)室內(nèi)對(duì)多路測(cè)距功能的測(cè)試，測(cè)試結(jié)果的標(biāo)準(zhǔn)偏差（1σ）值為0.25 m，可以達(dá)到設(shè)計(jì)要求。

5結(jié)語(yǔ)

本文設(shè)計(jì)的時(shí)序控制系統(tǒng)，能完成激光主動(dòng)成像探測(cè)系統(tǒng)的時(shí)序控制，采用脈沖激光測(cè)距方式完成了多通道測(cè)距，采用分時(shí)多路采集方式完成了目標(biāo)強(qiáng)度信號(hào)的提取，系統(tǒng)集成度高，實(shí)驗(yàn)結(jié)果表明，指標(biāo)達(dá)到了設(shè)計(jì)要求，可作為激光主動(dòng)成像探測(cè)系統(tǒng)的通用組件，具有較強(qiáng)的通用性；設(shè)計(jì)靈活，硬件備用接口充裕，可更新?lián)Q代，以滿(mǎn)足更高重頻、更遠(yuǎn)作用距離的激光主動(dòng)成像導(dǎo)引頭的技術(shù)需求。

參 考 文 獻(xiàn)

[1]王燕.基于激光成像的三維目標(biāo)重建[J]. 科學(xué)技術(shù)與工程，2012 （13）：3116-3120.

[2]辜璐.成像制導(dǎo)發(fā)展的未來(lái)-激光主動(dòng)成像制導(dǎo)[J]. 飛航導(dǎo)彈，2008（9）：55-58.

[3]戴永江.激光雷達(dá)原理[M]. 北京：國(guó)防工業(yè)出版社，2002.

[4]王艷平. 基于TDC技術(shù)的高精度時(shí)差測(cè)量系統(tǒng)設(shè)計(jì)[J]. 制導(dǎo)與引信，2012（33）：20-23.

[5]孫豐軍. SPI串行總線(xiàn)接口的Verilog實(shí)現(xiàn)[J]. 現(xiàn)代電子技術(shù)，2005，28（16）：105-109.

[6]陳子為.基于ADS8364的多通道高速數(shù)據(jù)采集處理系統(tǒng)[J].數(shù)據(jù)采集與處理，2006（21）： 226-231.

作者簡(jiǎn)介：韓亮亮（1981—），男，工程師。研究方向?yàn)榧す鈱?dǎo)引信息處理技術(shù)；

王春成（1983—），男，工程師。研究方向?yàn)榧す鈱?dǎo)引信息處理技術(shù)；

劉國(guó)國(guó)（1983—），男，工程師。研究方向?yàn)榧す鈱?dǎo)引總體技術(shù)。