徐學(xué)紅

（河南牧業(yè)經(jīng)濟學(xué)院（英才校區(qū)）應(yīng)用電子系，河南 鄭州 450044）

EDA（Electronic Design Automation）技術(shù)，即電子設(shè)計自動化技術(shù)，是融合了電子、計算機、信息處理等多種技術(shù)的一門新技術(shù)，涉及知識面較寬，應(yīng)用領(lǐng)域廣，且發(fā)展迅速，是電子信息類專業(yè)學(xué)生必須掌握的一門重要專業(yè)技能。對于高職類學(xué)生來說，如何在有限的學(xué)時內(nèi)掌握EDA 技術(shù)并能進行數(shù)字系統(tǒng)的設(shè)計，是EDA 技術(shù)課程的教學(xué)目標(biāo)。 在教學(xué)中合理把握EDA 技術(shù)的特點、加強教學(xué)改革，有助于培養(yǎng)學(xué)生的技術(shù)應(yīng)用能力和實踐操作技能。

1 課程教學(xué)改革思路

EDA 技術(shù)是應(yīng)用相關(guān)操作軟件高效地完成CPLD/FPGA 的編程從而實現(xiàn)硬件電路設(shè)計的技術(shù)，其顯著特點是軟、硬結(jié)合，如何在教學(xué)過程中讓學(xué)生既能把握硬件、熟悉軟件、掌握編程語言非常重要。教學(xué)內(nèi)容的選取、教學(xué)模式、教學(xué)方法、實踐教學(xué)的設(shè)計均應(yīng)按照“加強基礎(chǔ)、突出應(yīng)用、提高素質(zhì)、培養(yǎng)能力”的原則，通過針對性的應(yīng)用實例，循序漸進，實現(xiàn)從軟件到硬件系統(tǒng)的設(shè)計，讓學(xué)生熟練掌握EDA 技術(shù)的應(yīng)用、深刻理解現(xiàn)代數(shù)字系統(tǒng)設(shè)計方法。

2 課程教學(xué)改革措施

2.1 優(yōu)化教學(xué)內(nèi)容，以“應(yīng)用”為主線

EDA 技術(shù)課程教學(xué)內(nèi)容豐富，涵蓋數(shù)字電路、PLD、EDA 開發(fā)環(huán)境、HDL 語言程序設(shè)計等。 目前， 多數(shù)教材基本上是圍繞CPLD/FPGA 的結(jié)構(gòu)原理及其編程與配置展開的。 因為課程的學(xué)時數(shù)有限，對于高職類學(xué)生來說，教學(xué)內(nèi)容應(yīng)重點放在實際應(yīng)用中涉及到的通用性較強的接口電路及編程應(yīng)用上， 以培養(yǎng)學(xué)生的技術(shù)應(yīng)用能力為目標(biāo)。

EDA 技術(shù)的學(xué)習(xí)難點在于CPLD/FPGA 的結(jié)構(gòu)和原理。 對這部分教學(xué)內(nèi)容，應(yīng)該進行有效的取舍，做到讓學(xué)生簡單了解就夠了， 而學(xué)生需要掌握的是進行系統(tǒng)設(shè)計時CPLD/FPGA 的選型、器件特性、引腳屬性等問題，以及器件周圍硬件接口電路的結(jié)構(gòu)、連接問題。目前關(guān)于CPLD/FPGA 的中文資料較少，所以引導(dǎo)學(xué)生學(xué)會從相關(guān)網(wǎng)站查閱資料非常重要。 器件選型、特性參數(shù)確定后，設(shè)計CPLD/FPGA 正常工作所必須的最小系統(tǒng)是非常必要的。

EDA 技術(shù)的學(xué)習(xí)重點在于HDL 語言，目前，教材一般選用工程設(shè)計中常用的VHDL 或Verilog HDL。 教材上的程序一般較為簡單，具有代表性、通用性，可以作為基礎(chǔ)性的學(xué)習(xí)。 如果教學(xué)內(nèi)容僅限于教材， 多數(shù)同學(xué)對稍微復(fù)雜的系統(tǒng)編程仍然無從下手。所以，選取一至兩個綜合系統(tǒng)源程序作為精講內(nèi)容，比如，數(shù)字鐘的程序設(shè)計， 可以有效提高學(xué)生對實際綜合題目的編程能力。

2.2 改革教學(xué)模式，以“做”為主導(dǎo)

EDA 技術(shù)的實踐性較強，傳統(tǒng)的授課模式容易造成理論與實踐的脫節(jié)，因此，對于CPLD/FPGA 的結(jié)構(gòu)與原理部分的學(xué)習(xí)，除了掌握器件的基本參數(shù)外， 還應(yīng)該讓學(xué)生用Protel 等軟件把CPLD/FPGA 最小系統(tǒng)的原理圖、PCB 圖繪制出來， 然后對最小系統(tǒng)板進行制作與焊接。 CPLD/FPGA 最小系統(tǒng)包含了CPLD/FPGA 能正常工作的電源電路、時鐘電路、復(fù)位電路、JTAG 接口電路等， 是實現(xiàn)所有實際應(yīng)用的核心部分。 學(xué)生只有通過自己“做”，才能真正理解CPLD/FPGA 外圍電路的作用與原理，才能真正掌握CPLD/FPGA 進行電子系統(tǒng)設(shè)計時硬件電路的結(jié)構(gòu)與連接方法。

對于EDA 開發(fā)環(huán)境和HDL 的學(xué)習(xí)， 建議授課過程安排在實驗室進行，遵循“理論-實踐-理論”的認知規(guī)律。 比如，QuartusⅡ軟件的學(xué)習(xí)，如果先在普通多媒體教室進行講解、再去實驗室練習(xí)，學(xué)生對于大量操作細節(jié)容易忘記。 對于HDL 語言的學(xué)習(xí)，在實驗室集中一部分時間結(jié)合實例演示講授理論知識， 然后由學(xué)生進行簡單實例的編程、仿真、實驗箱上驗證。 使學(xué)生在不斷調(diào)試程序的過程中學(xué)習(xí)語法要點，積累編程技巧和經(jīng)驗。 最后教師再針對實驗出現(xiàn)的一些共性問題和設(shè)計難點進行講評， 使學(xué)生能更加深刻地理解、鞏固所學(xué)知識。

2.3 改善教學(xué)方法，以“項目導(dǎo)向”為中心

“項目導(dǎo)向” 教學(xué)模式是設(shè)計和選取生產(chǎn)實踐中具有典型意義的“項目”作為載體，把教學(xué)內(nèi)容包括的知識和技能融合在項目中，通過完成項目中的工作任務(wù)達到教學(xué)目標(biāo)的教學(xué)方法。針對EDA 技術(shù)的特點，項目個數(shù)不必太多，但具有一定的深度。項目任務(wù)的編排按照知識點與技能要求由簡到繁、由易到難，每個任務(wù)以某個重點知識的應(yīng)用為主線。

比如，數(shù)字鐘電路，從原理到設(shè)計雖然比較簡單，但幾乎完全覆蓋EDA 技術(shù)的核心內(nèi)容。 其知識模塊可劃分為：分頻電路、計數(shù)器、譯碼器、串行掃描、消抖動電路等，外部接口電路涉及7段數(shù)碼管的顯示驅(qū)動及其掃描電路、蜂鳴器電路、按鍵及其指示燈電路。 對于計數(shù)器的學(xué)習(xí)，首先講解4 位二進制加法計數(shù)器，讓學(xué)生了解HDL 程序的基本結(jié)構(gòu)及相應(yīng)的語法現(xiàn)象；接著引出IF 語句講解2 位十進制計數(shù)器， 讓學(xué)生模仿設(shè)計12 歸1 電路、59 歸0 電路等；然后完成時、分、秒計數(shù)模塊的設(shè)計。 依次分別完成數(shù)字鐘的分頻、模式選擇、時間調(diào)整、定鬧、整點報時等項目任務(wù)后，講解層次化設(shè)計方法，完成數(shù)字鐘的整體設(shè)計。 這樣由總到分，再由分到總，使學(xué)生感到學(xué)習(xí)過程是一個不斷成功地完成項目任務(wù)的過程，能充分激發(fā)學(xué)生的學(xué)習(xí)興趣，提高學(xué)習(xí)的主動性和目的性。

2.4 改革實踐教學(xué)，以“能力培養(yǎng)”為重點

實踐教學(xué)是把理論知識轉(zhuǎn)化為實際應(yīng)用能力的重要環(huán)節(jié)，針對EDA 技術(shù)的特點，其實驗內(nèi)容、實驗方式應(yīng)區(qū)別于其他課程，實驗可分為基礎(chǔ)型、設(shè)計型、綜合型三個層次。

基礎(chǔ)型實驗，可在實驗箱上進行，主要以驗證型及簡單擴充型實驗為主，比如，“數(shù)字鐘”的各個知識模塊及在此基礎(chǔ)上設(shè)計的減法計數(shù)器等， 實驗時間應(yīng)在所授知識點的講解之后盡快進行，以便學(xué)生及時鞏固、加深理解。

設(shè)計型實驗， 以學(xué)生熟練掌握HDL 編程要領(lǐng)和語法要點為目標(biāo)，比如，數(shù)字秒表電路、流水燈電路等，實驗應(yīng)該安排在章節(jié)或單元內(nèi)容學(xué)習(xí)結(jié)束之后進行，這類實驗可在實驗箱上進行，但學(xué)生親手設(shè)計制作的最小系統(tǒng)板是更好的實驗開發(fā)平臺。 比如，秒表電路，可以借助萬用板設(shè)計焊接7 段數(shù)碼管的驅(qū)動電路以及計時的開始、停止等控制按鍵電路，然后把最小系統(tǒng)板上相應(yīng)的I/O 口與萬用板上的相應(yīng)端子用杜邦線連接起來， 即可實現(xiàn)實際的秒表設(shè)計制作了。通過這種形式，學(xué)生不僅學(xué)會了相應(yīng)的HDL 知識，還掌握了7 段數(shù)碼管的顯示與驅(qū)動原理以及相應(yīng)電路的連接方法， 容易激發(fā)學(xué)生的學(xué)習(xí)興趣及深入探討的積極性。再如，流水燈電路，仍用最小系統(tǒng)板為平臺，在萬用板上設(shè)計制作發(fā)光二極管驅(qū)動及控制按鍵電路，杜邦線連接實現(xiàn)。 以此方法，最小系統(tǒng)板連接上不同的外圍電路，可以實現(xiàn)不同的設(shè)計，既增加了實踐操作的靈活性， 又強化了學(xué)生對基本數(shù)字單元的應(yīng)用能力。

綜合型實驗， 培養(yǎng)學(xué)生運用EDA 技術(shù)設(shè)計復(fù)雜數(shù)字系統(tǒng)的能力， 實驗內(nèi)容可涉及運用傳感器進行數(shù)據(jù)采集與控制、CPLD/FPGA 與單片機之間的通信等，實驗應(yīng)在課堂教學(xué)結(jié)束后用幾周的時間進行， 要求學(xué)生結(jié)合最小系統(tǒng)板以實物的形式制作出產(chǎn)品，以提高學(xué)生的系統(tǒng)綜合設(shè)計能力。

3 課程改革的注意事項

項目要盡可能貼近企業(yè)的生產(chǎn)實際或來源于日常生活；項目設(shè)計要有明確的能力培養(yǎng)目標(biāo)， 即項目所劃分的每個知識模塊能完成相對應(yīng)的能力培養(yǎng)； 項目所劃分的知識模塊要有漸進性，要根據(jù)認知規(guī)律，從簡單到復(fù)雜，從單一到綜合。

課程改革要有良好的實驗實訓(xùn)環(huán)境，在實驗實訓(xùn)室中不僅需要具備足夠數(shù)量的EDA 技術(shù)實驗箱或開發(fā)套件、PC 機，還需配備多媒體教學(xué)設(shè)備，方便教師進行講解指導(dǎo)。 而且，為了保證學(xué)生CPLD/FPGA 最小系統(tǒng)板和外圍接口電路的制作與調(diào)試，還需提供相應(yīng)的焊接設(shè)備與場地。

4 結(jié)語

EDA 技術(shù)是一門新技術(shù)、新方法，其教學(xué)應(yīng)充分考慮其實踐性強、應(yīng)用領(lǐng)域廣的特點及學(xué)生自身的情況，以現(xiàn)實生活中的實際問題為素材，以“應(yīng)用”為主線，通過“做”實現(xiàn)學(xué)生對知識和技能的掌握。 實踐證明，通過教學(xué)改革，大大提高了學(xué)生的技術(shù)應(yīng)用能力和實踐操作技能。

[1]潘松.EDA 技術(shù)實用教程：Verilog HDL 版[M].北京:科學(xué)出版社，2010.

[2]劉婭琴，林霖.EDA 課程教學(xué)探索和實踐[J].電氣電子教學(xué)學(xué)報，2010，32（4）:34-35.

[3]徐學(xué)紅.“項目導(dǎo)向”教學(xué)模式在EDA 技術(shù)課程中的應(yīng)用[J].中國電力教育，2013（10）：108-109.