張興國,李 慶,吳一帆,于 方

（北京控制工程研究所 北京 100190）

隨著電子技術應用的日益發(fā)展，電子設備越來越復雜，電磁環(huán)境日趨惡劣，它影響了電子設備和系統(tǒng)的正常工作和性能。一個性能好的電子產(chǎn)品必須考慮電磁兼容問題，既不能有電磁輻射干擾其他電子設備的正常工作，又要具備較低的敏感度，能抵抗規(guī)定的電磁干擾[2]。

航天器電子設備對體積，質量和功耗的限制是十分苛刻的，而對產(chǎn)品高性能的追求也是不斷提高。某電子設備是適應小衛(wèi)星平臺小型化、集成化的需求，將多種功能線路組合在一起，設備內部干擾源和敏感器件多，信號傳輸線多，空間小，相互間很容易造成干擾。如果干擾效應嚴重，將導致系統(tǒng)失靈，甚至可能產(chǎn)生嚴重的故障，所以電磁兼容性是該設備的一項重要指標。型就是這3個因素的串聯(lián)，如圖1所示。

圖1 電磁干擾基本模型Fig.1 The basicmodel of EMI

系統(tǒng)或設備內部要發(fā)生電磁兼容性問題，必須同時存在以上3個因素，在解決電磁兼容問題時，要從這3個因素入手，消除其中某一個因素，就能解決問題。對新研制的電子設備，應該從設計開始階段就考慮電磁兼容，進行電磁兼容設計。在設計階段就考慮電磁兼容，遠比制作成型后再試圖滿足電磁兼容標準要求而采取措施更節(jié)省人力和物力。所以電子設備必須在產(chǎn)品設計階段就要考慮電磁兼容問題。

1 電磁兼容性與電磁干擾

2 某星載電子設備簡介

電磁兼容性(EMC)是指電子設備在預期的電磁環(huán)境中能夠協(xié)調、有效地進行工作的能力。其目的是使電子設備既能抑制各種外來的干擾，又能減少其本身對其他電子設備的電磁干擾。電磁干擾(EMI)可理解為一種有損于有用信號的電磁現(xiàn)象，干擾的來源主要有本電子設備內部形成的干擾以及外界耦合到本電子設備形成的干擾。

電磁兼容主要解決的是電子、電氣設備或系統(tǒng)間的電磁干擾問題，構成電磁干擾必須具備3個因素[6]，即干擾源、受干擾對象（敏感設備）及兩者間耦合路徑。電磁干擾的基本模

小衛(wèi)星平臺某電子設備是衛(wèi)星的主要控制器之一，如圖2所示。

圖2 設備組成框圖Fig.2 Equipment composition diagram

以處理器控制單元為中心，外圍包括DC/DC模塊、串行通訊模塊、推力器驅動模塊、磁力矩器驅動模塊、供配電模塊等單元。設備內既有DC/DC、部件供配電、推力器驅動等強干擾源信號，又有A/D和D/A輸入輸出小信號，同時還存在高速脈沖輸入信號，以及控制單元內部的高速時鐘信號。因而設備內部的電磁環(huán)境很復雜，電磁兼容性成為該設備的一項重要設計內容，結果的好壞直接影響產(chǎn)品的性能。

3 電磁兼容性設計

3.1 結構與地線設計

本星載電子設備采用無線纜機箱結構，相對傳統(tǒng)電纜結構機箱，無線纜機箱能大大減少電磁干擾，這是因為80%的EMC問題是因電纜造成，電纜是高效的電磁波接收天線和輻射天線，同時也是干擾傳導的良好通道[1]。如圖3所示，設備采用雙總線板結構，通過內總線板實現(xiàn)設備內部各功能板之間的信號傳遞，通過內總線板與外總線板之間的“大芯數(shù)轉接內電連接器”以及外總線板上的“焊針型直插印制板電連接器”實現(xiàn)內部信號與設備外部信號之間的傳遞。

圖3 機箱結構圖Fig.3 The chassis structure diagram

機箱結構設計時，將強弱信號所在的線路板分開進行合理布局，易產(chǎn)生電磁干擾的線路板設置在機箱的上下側邊，使產(chǎn)生的干擾信號能通過機箱外殼釋放，數(shù)字等敏感信號處理線路板放置在機箱中部，二次電源模塊是主要的干擾源，由主備份兩塊線路板組成，正常工作時使用主份，所以將主份板放在機箱最外側，備份二次電源板平常不工作，成為一道屏障阻止主份二次電源板產(chǎn)生的干擾信號向機箱內輻射。

設備內部的地線包括一次地、數(shù)字地和模擬地，其中數(shù)字地和模擬地屬于二次地。設計時將數(shù)字地和模擬地分開布線，在設備內進行單點連接，一次地與數(shù)字地和模擬地進行嚴格隔離，避免單機接地故障為一次電源帶來致命的危害從而影響整星的正常工作[4]。內外總線板是設備強弱信號輸入輸出通道，為遏制和減小這些信號之間的干擾，將內外總線板上的強弱信號按區(qū)域劃分，同時分割相應的地層，由于地線層處處等電位，不會產(chǎn)生共模電阻耦合，也不會經(jīng)地線形成環(huán)流產(chǎn)生天線效應，使電磁干擾能以最短的路徑進入地線而消失。

3.2 濾波與屏蔽

濾波的功能是讓指定頻率范圍內的信號通過，而將其他頻率信號加以抑制。它是減弱傳導干擾和輻射干擾最常用手段之一，特別是對瞬態(tài)干擾的抑制更有效。本星載電子設備的濾波設計主要是對DC/DC電源模塊濾波和對線路去耦電容濾波。

在DC/DC模塊的輸入濾波電路主要由一級∏濾波和兩級LC濾波電路組成，采用差模和共模組合式濾波措施，能有效阻止來自電源母線的噪聲干擾，同時阻止DC/DC電源本身產(chǎn)生的開關噪聲反饋到一次母線內阻上，形成公害。

在設計印制電路板時，通過在電路上加去耦電容來滿足數(shù)字電路工作時要求的電源平穩(wěn)和潔凈度。去耦電容的充放電作用使集成芯片得到的供電電壓比較平穩(wěn)，減小了電壓振蕩現(xiàn)象，集成芯片可以就近在各自的去耦電容上吸收或釋放電流，而不必通過電源線從較遠的電源中取得電流。因此不會影響集成芯片的速度，同時去耦電容為集成芯片的瞬態(tài)變化電流提供了各自就近的高強通道，從而大大減小了向外的輻射噪聲，且相互之間沒有公共阻抗，因此抑制了共阻抗耦合。

設計時在每個集成芯片的電源和地腳之間加一個0.01~0.1μF去耦電容，有效去除信號線中的高頻噪聲。在每塊線路板電源輸入端接一組5μF電容和一組0.01μF電容，濾除電源線上的高頻干擾和低頻噪聲。

屏蔽是利用屏蔽體對干擾電磁波的吸收、發(fā)射來達到阻止或減弱電磁能量傳輸?shù)囊环N措施，能有效阻止電磁波從一個空間向另一空間傳揚，主要用于抑制輻射干擾。屏蔽用低阻抗材料做殼體，把需要隔離的部件包圍起來，被隔離的即可以是干擾源，也可以是防干擾的敏感設備，將屏蔽體和地相連，可以大大減少干擾耦合。

二次電源模塊作為設備內部主要干擾源，設計時將其安裝在密封屏蔽的金屬腔體內，殼體與機箱緊密搭接與地導通，從而隔離了二次電源內部干擾信號對外部的輻射干擾，同時也能很好地提高二次電源的抗干擾能力。為增加機箱的屏蔽效果，箱體各面板間設計成卡槽結構，增加各面板接縫處的重疊尺寸，接縫處兩連接面的重疊量與屏蔽效能有關系，增加重疊量相當于增加了縫隙的深度。另外，對機箱殼體的接縫處盡可能增加固定螺釘數(shù)量，減少螺釘間距，使得縫隙長度響應減小，使屏蔽效能提高。機箱的表面采用導電陽極化處理，機箱內的各印制板組件也都經(jīng)過導電陽極化處理，使所有連接面保持導電，最終通過箱體上的接地址與系統(tǒng)殼地相連。

3.3 PCB布局布線設計

印制電路板中的電磁干擾問題包括公共阻抗耦合和串擾，高頻載流導線產(chǎn)生的輻射，印制線條對高頻輻射的感應等。其中以高頻輻射問題最為嚴重，這是因為電源線、接地線及信號線的阻抗會隨著頻率的增高而增大，故較易通過公共阻抗耦合產(chǎn)生干擾，同時頻率增高使得線路間寄生電容的容抗減小，因而串擾更易發(fā)生。

在設備內部，布局或布線不當是造成干擾的首要原因，大多數(shù)的干擾是發(fā)生在模擬數(shù)字混排的布局網(wǎng)或布線不當?shù)挠≈凭€之間，所以正確的布局和布線是設備可靠運行的基本保證之一。

本星載電子設備內包含低電平模擬電路和數(shù)字邏輯電路，PCB設計時將二者分開布局，使得數(shù)字電路高頻電流在印制板上的走線路徑變短，有助于降低線路板內部的串擾、公共阻抗藕合和輻射發(fā)射。元器件的布局首先要考慮的一個因素就是電性能，把連線關系密切的元器件盡量放在一起，高速線走線盡可能短。功率信號和小信號器件分開，這樣可減少組件之間的電磁干擾。

在數(shù)字電路設計中，不能忽略的是存在于器件、導線、印制線和插頭上的寄生電感、電容和導納，為此在布線時采取以下幾條措施：

1）所有平行信號線之間要盡量留有較大的間隔，以減少串擾。如果有兩條相距較近的信號線，最好在兩線之間走一條接地線，可以起到屏蔽作用。設計信號傳輸線時要避免急拐彎，以防傳輸線特性阻抗的突變而產(chǎn)生反射和振鈴，要盡量設計成具有一定尺寸的均勻的圓弧線。

2）印制板上若裝有大電流器件，如繼電器，它們的地線單獨走線，以減少地線上的噪聲。時鐘信號和高速信號盡量避免換走線層，少用過孔，以減小過孔的寄生電容和寄生電感帶來危害。

3）電源平面靠近接地平面，并且安排在接地平面之下。這樣可以利用兩金屬平板間的電容作電源的平滑電容，同時接地平面還對電源平面上分布的輻射電流起到屏蔽作用。

（4）特別注意電流流過電路中的導線環(huán)路尺寸，因為這些回路就相當于正在工作中的小天線，隨時隨地向空間進行輻射。

4 試驗驗證

電磁兼容性測試包括電磁干擾發(fā)射(EMI)和電磁敏感度(EMS)測量。本星載電子設備根據(jù)國軍標GJB151A-97《軍用設備和分系統(tǒng)電磁發(fā)射和敏感度要求》試驗要求，進行了以下 EMC試驗項目：RE102：10 kHz～18 GHz電場輻射發(fā)射；RSl03：10 kHz～40GHz電場輻射敏感度；CE102：10 kHz～10MHz電源線傳導發(fā)射；CS101：25 Hz～50 kHz電源線的傳導敏感度；CS114：10 kHz～200 MHz 電纜束注入傳導敏感度；CSll5：電纜束注入脈沖激勵傳導敏感度；CS116：10 kHz～100 MHz電纜和電源線阻尼正弦瞬變傳導敏感度。其中，RE102、CE102 屬于 EMI(電磁干擾) 的測量，RS103、CSl01、CS114、CS115、CS116屬于 EMS(電磁敏感度)的測量。

對設備進行以上7項EMC試驗項目檢測，結果7項檢測項目都合格，產(chǎn)品的傳導敏感度和輻射發(fā)射測試數(shù)據(jù)都符合GJB151A-97要求（RE102試驗曲線如圖4所示），證明本電子設備電磁兼容性設計有效，性能滿足要求。

5 結論

圖4 RE102曲線Fig.4 Curve of RE102

電磁兼容性問題在航天器電子產(chǎn)品的性能中起著至關重要的作用，本文針對小衛(wèi)星平臺某電子設備的電磁環(huán)境特點，結合實際工程經(jīng)驗，在設計實現(xiàn)上采取了多種技術的有效措施，使設計效果達到最優(yōu)化，通過了相關的電磁兼容試驗檢測，收到了事半功倍的效果。這對同類電子產(chǎn)品設計具有很好的參考價值。

[1]鄭軍奇.EMC電磁兼容設計與測試案例分析[M].2版.北京:電子工業(yè)出版社,2010.

[2]王艷春,祖靜,崔春生.印制電路板的電磁兼容性設計[J].計量與測試技術,2011,38(1):47-50.WANG Yan-chun,ZU Jing,CUI Chun-sheng.The EMC Design of Printed circuit Board[J].Metrology&Measurement Technique,2011,38(1):47-50.

[3]張金祥,張佳鶯,王慶成.小衛(wèi)星總體電路電磁兼容性設計[J].哈爾濱工業(yè)大學學報,2003,35(2):106-108.ZHANG Jin-xiang,ZHANG Jia-ying,WANG Qing-cheng.Design of electromagnetic compatibility for overall circuits of small satellite[J].Journal of Harbin Institute of Technology,2003,35(2):106-108.

[4]王志成,魏瑞剛,孫艷紅.星載電子設備電磁兼容接地設計[J].無線電工程,2010,40(11):49-51.WANG Zhi-cheng,WEI Rui-gang,SUN Yan-hong.GND design for a spaceborne electronic equipment in EMC[J].Radio Engineering,2010,40(11):49-51.

[5]潘宇倩,白東煒.電磁干擾的產(chǎn)生及PCB設計中的抑制方案[J].航天器工程,2007,16(3):125-129.PAN Yu-qian,BAI Dong-wei.Cause of EMI and Restraining Scheme in PCB Design [J]. Spacecraft Engineering,2007,16(3):125-129.

[6]王志成.星載電子設備試驗的電磁干擾三要素分析[J].無線電工程,2009,39(6):49-54.WANG Zhi-cheng.The three elements of eMI Tests for a spaceborne electronics[J].Radio Engineering,2003,39(6):49-54.