王月玲，黃旭東

（中國(guó)電子科技集團(tuán)公司第58研究所，江蘇 無(wú)錫 214035）

1 引言

集成電路在實(shí)際應(yīng)用中，經(jīng)常會(huì)出現(xiàn)工作異常甚至失效的情況。當(dāng)電路發(fā)生失效時(shí)，需要采用各種手段盡快定位問(wèn)題所在，隨后在本地復(fù)現(xiàn)相關(guān)現(xiàn)象，明確問(wèn)題原因，進(jìn)而提出針對(duì)性的解決方案。本文介紹了一款數(shù)字信號(hào)處理器電路的失效分析過(guò)程，對(duì)于相關(guān)集成電路的失效分析具有一定的參考價(jià)值和借鑒意義。

2 電路簡(jiǎn)要工作原理

失效芯片是一款高性能32位定點(diǎn)數(shù)字信號(hào)處理器，電路規(guī)模大約100萬(wàn)門(mén)，采用0.18 μm工藝制造，端口電壓3.3 V，內(nèi)核電壓1.8 V。端口間插入去耦電容以提升電路的ESD性能。

3 問(wèn)題反饋

用戶(hù)反饋，該DSP電路在使用時(shí)，在兩種不同的供電方式下，電路工作狀態(tài)出現(xiàn)不同。用戶(hù)的基本應(yīng)用框圖如圖1所示。電源與電路板之間接有開(kāi)關(guān)S1，電路板上有三個(gè)電源電路LDO1、LDO2、LDO3。其中LDO1、LDO2實(shí)現(xiàn)5 V轉(zhuǎn)3.3 V，LDO3實(shí)現(xiàn)5 V轉(zhuǎn)1.8 V。應(yīng)用板上U1為DSP電路，其他三個(gè)器件U2、U3、U4分別連接至U1的IO口及總線(xiàn)上，LDO1為U1的端口及U2提供3.3 V的電源，LDO2為U3及U4供電，LDO3為U1的內(nèi)核部分提供1.8 V電源。

用戶(hù)采用以下兩種方式供電，方式1：開(kāi)關(guān)S1保持常開(kāi)，通過(guò)電源上下電，電路板工作正常。供電方式2：電源一直開(kāi)啟，通過(guò)閉合開(kāi)關(guān)S1進(jìn)行上電控制，這時(shí)電路板工作異常，U1發(fā)熱，電源電流翻倍，從原來(lái)的520 mA增大至1.2 A。

圖1 用戶(hù)線(xiàn)路板供電示意圖

現(xiàn)場(chǎng)通過(guò)示波器監(jiān)控發(fā)現(xiàn)，LDO2的3.3 V輸出較LDO1的3.3 V輸出早300 μs左右。LDO2是給U1電路的外圍電路U3、U4供電，外圍電路如果先于DSP上電，將出現(xiàn)先有信號(hào)后上電的情況。從故障現(xiàn)象以及我們以往的經(jīng)驗(yàn)，懷疑是否因?yàn)樯想婍樞蛟斐蒁SP電路內(nèi)部某些結(jié)構(gòu)觸發(fā)，從而形成電流通路，造成電流瞬間變大。我們?cè)诂F(xiàn)場(chǎng)將LDO2拆掉，按照供電方式2再次上電，雖然系統(tǒng)功能失去了，但是電流恢復(fù)正常，電路發(fā)熱現(xiàn)象消失，初步證實(shí)電流變大和電路上電順序存在關(guān)系。

上電先后順序會(huì)造成系統(tǒng)板上電流突然變大，從而影響電路正常工作，我們懷疑是DSP電路端口出現(xiàn)閂鎖，因此進(jìn)行了進(jìn)一步的失效分析。

4 失效分析

根據(jù)在用戶(hù)現(xiàn)場(chǎng)的試驗(yàn)分析，我們懷疑失效DSP電路的端口出現(xiàn)閂鎖，首先制定了針對(duì)該電路端口特點(diǎn)的Latch-up試驗(yàn)方案，接著又從應(yīng)用角度對(duì)該現(xiàn)象進(jìn)行復(fù)現(xiàn)，借助EMMI設(shè)備協(xié)助定位故障點(diǎn)，并結(jié)合理論，對(duì)該現(xiàn)象產(chǎn)生的合理性進(jìn)行了分析，定位了失效點(diǎn)，并最終確定合理的改版方案。

4.1 Latch-up實(shí)驗(yàn)

組織了三個(gè)同批次的DSPFXXXX電路進(jìn)行了Latch-up試驗(yàn)，試驗(yàn)時(shí)為了確定所有端口的狀態(tài)，在片內(nèi) fl ash中固化了程序，使得數(shù)據(jù)總線(xiàn)接口始終為輸入態(tài)，地址總線(xiàn)為輸出態(tài)，其他I/O口為輸入態(tài)。為了使程序能夠正常運(yùn)行，增加了相應(yīng)的復(fù)位電路以及時(shí)鐘電路。試驗(yàn)對(duì)三個(gè)批次中選取了三顆電路，編號(hào)為1#、2#、3#，表1為 Latch-up試驗(yàn)結(jié)果統(tǒng)計(jì)。

從試驗(yàn)的數(shù)據(jù)來(lái)看，該電路在100 mA即發(fā)生閂鎖，表明該電路的抗Latch-up能力在100 mA以下，端口很容易觸發(fā)。這使得電路在測(cè)試和使用過(guò)程中，一旦器件引出端（包括輸入端、輸出端和電源端）受到外部電壓和電流信號(hào)的觸發(fā)，VDD和VSS之間就會(huì)出現(xiàn)很大的導(dǎo)通電流。該電流一旦開(kāi)始流動(dòng)，即使除去外來(lái)觸發(fā)信號(hào)也不會(huì)中斷，而且這個(gè)電流可增大到使器件內(nèi)部電路或地的金屬布線(xiàn)熔斷，器件徹底燒毀。這就進(jìn)一步說(shuō)明用戶(hù)在使用過(guò)程中由于上電順序改變，很容易就觸發(fā)內(nèi)部的寄生結(jié)構(gòu)，從而出現(xiàn)電流異常，影響用戶(hù)正常使用。需要進(jìn)一步的試驗(yàn)手段來(lái)找到觸發(fā)結(jié)構(gòu)，分析故障機(jī)理。

表1 Latch-up實(shí)驗(yàn)結(jié)果統(tǒng)計(jì)

4.2 EMMI實(shí)驗(yàn)

EMMI即微光顯微鏡，借助EMMI是目前在進(jìn)行電路的失效分析時(shí)一種相當(dāng)有效且效率較高的分析手段，可偵測(cè)到IC內(nèi)部所放出的光子。在IC器件中，EHP（Electron Hole Pairs）會(huì)放出光子，部分情況會(huì)產(chǎn)生亮點(diǎn)。產(chǎn)生亮點(diǎn)的情況有漏電結(jié)、接觸毛刺、閂鎖效應(yīng)、氧化層漏電等。

為了借助EMMI實(shí)驗(yàn)定位故障點(diǎn)，必須在觸發(fā)閂鎖的同時(shí)進(jìn)行EMMI實(shí)驗(yàn)，但是在使用Latch-up設(shè)備觸發(fā)電路發(fā)生閂鎖的同時(shí)借助EMMI設(shè)備觀(guān)測(cè)發(fā)光點(diǎn)是不可能的，因此必須找到其他方法使電路觸發(fā)，并且必須是逐個(gè)點(diǎn)進(jìn)行觸發(fā)。分析過(guò)程中制定了如圖2所示的模擬實(shí)驗(yàn)方案，使用雙路電源（電源1和電源2）為DSP電路的3.3 V端口和1.8 V內(nèi)核供電，電源3作為觸發(fā)源施加于不同的IO端口。試驗(yàn)過(guò)程中，逐步抬升觸發(fā)源的電壓水平，同時(shí)監(jiān)測(cè)雙路電源中電源1的電流變化情況，如果電流突然變大，說(shuō)明電路進(jìn)入觸發(fā)狀態(tài)，關(guān)閉電源3即撤掉觸發(fā)源，此時(shí)如果電源1的電流值維持不變，表明電路內(nèi)部的寄生結(jié)構(gòu)觸發(fā)且進(jìn)入閂鎖狀態(tài)。實(shí)驗(yàn)現(xiàn)場(chǎng)如圖3所示。

通過(guò)EMMI試驗(yàn)設(shè)備我們發(fā)現(xiàn)芯片內(nèi)部亮點(diǎn)，這有可能是閂鎖發(fā)生的部位或者是受到閂鎖結(jié)構(gòu)影響引起電流異常的區(qū)域，如圖4所示。下一步的分析應(yīng)從亮點(diǎn)著手，從版圖上了解發(fā)亮部位的結(jié)構(gòu)，從結(jié)構(gòu)和機(jī)理上來(lái)判斷此結(jié)構(gòu)是否具備閂鎖發(fā)生的條件。

圖2 Latch-up模擬實(shí)驗(yàn)方案

圖3 Latch-up模擬實(shí)驗(yàn)現(xiàn)場(chǎng)照片

圖4 EMMI實(shí)驗(yàn)照片

4.3 實(shí)驗(yàn)分析

對(duì)EMMI數(shù)據(jù)進(jìn)行統(tǒng)計(jì)發(fā)現(xiàn)，在EMMI照片上出現(xiàn)亮點(diǎn)的區(qū)域存在一去耦結(jié)構(gòu)，如圖5所示為版圖上的去耦結(jié)構(gòu)，是否是該結(jié)構(gòu)引發(fā)閂鎖？?jī)H從EMMI照片的發(fā)亮點(diǎn)還不能完全確定，失效區(qū)域發(fā)亮的原因是電流密度足夠高，在失效區(qū)產(chǎn)生電壓降。這一電壓降導(dǎo)致發(fā)光顯微鏡光譜區(qū)內(nèi)的場(chǎng)加速載流子散射發(fā)光，但發(fā)光點(diǎn)存在不穩(wěn)定，有時(shí)真正的失效區(qū)由于局部電流過(guò)高將其熔化，擊穿區(qū)擴(kuò)大使電流密度下降，而不一定發(fā)亮。又對(duì)Latch-up的試驗(yàn)數(shù)據(jù)進(jìn)行了分析，發(fā)現(xiàn)性能偏弱的端口在版圖上都和去耦電容相鄰，并且端口的抗閂鎖能力和去耦電容的距離存在一定的關(guān)系，距離小的端口最先出現(xiàn)觸發(fā)，隨著距離增大，端口的抗閂鎖能力有所抬高，大約在150～200 mA之間觸發(fā)。從EMMI的現(xiàn)象和Latch-up的試驗(yàn)數(shù)據(jù)來(lái)分析，可基本確定端口的抗閂鎖能力偏低和相鄰的去耦電容存在關(guān)系。下一步將著手從器件的縱向結(jié)構(gòu)和觸發(fā)機(jī)理來(lái)查找失效原因。

如圖6為去耦電容和相鄰端口驅(qū)動(dòng)管P管的縱向剖面圖。該電容為濾波電容常用的一種版圖結(jié)構(gòu)，由阱和多晶構(gòu)成兩個(gè)極板，當(dāng)去耦電容擺放在兩個(gè)端口之間時(shí)，和端口的驅(qū)動(dòng)P管就形成了容易觸發(fā)的PNPN結(jié)構(gòu)，在結(jié)構(gòu)上具備了閂鎖發(fā)生的條件。版圖上該去耦電容也和驅(qū)動(dòng)管N管相鄰，但并不構(gòu)成PNPN結(jié)構(gòu)，也就是說(shuō)，去耦電容和大尺寸的驅(qū)動(dòng)管P管是真正的故障點(diǎn)。圖7為故障點(diǎn)等效電路圖。

圖5 EMMI實(shí)驗(yàn)亮點(diǎn)對(duì)應(yīng)版圖位置

在分析中我們還發(fā)現(xiàn)去耦電容的阱和驅(qū)動(dòng)P管的阱之間的距離對(duì)端口的可靠性有著一定的影響，當(dāng)兩個(gè)阱之間的距離足夠大時(shí)，觸發(fā)也不容易發(fā)生，表現(xiàn)在端口的抗Latch-up能力可達(dá)到150 mA以上。但是在實(shí)際設(shè)計(jì)中，受版圖布局和芯片面積的限制，我們不可能將這個(gè)距離放至足夠大，因此最好從結(jié)構(gòu)上摒棄這樣的設(shè)計(jì)。

5 問(wèn)題的解決方案

從上述分析中得出如下結(jié)論：在這款DSP電路中，由于去耦電容與端口的某些結(jié)構(gòu)距離過(guò)近，正好形成了易觸發(fā)Latch-up的PNPN結(jié)構(gòu)，從而導(dǎo)致電路在使用中容易閂鎖，電流增大而導(dǎo)致電路無(wú)法正常使用。

若要提升電路Latch-up性能，必須對(duì)端口間的去耦電容采取措施，避免出現(xiàn)Latch-up結(jié)構(gòu)。因此必須從結(jié)構(gòu)上徹底消除發(fā)生閂鎖的可能，對(duì)版圖做了改動(dòng)，如圖8所示。具體措施有：

（1）增大端口邏輯與濾波電容的距離；

（2）改變?nèi)ヱ铍娙莸慕Y(jié)構(gòu)，采用N-Diff作為電容的一個(gè)極板，摒棄N阱板；

（3）電容與IO之間插入隔離島；

（4）增加端口P+隔離環(huán)寬度。

調(diào)整后的版圖如圖9所示。

6 驗(yàn)證結(jié)論

根據(jù)失效分析后確定的改版方案，我們對(duì)電路進(jìn)行了改版及重新流片，調(diào)整了去耦電容，目前重新流出的片子經(jīng)過(guò)測(cè)試，端口的抗閂鎖能力得到提升，所有端口都達(dá)到200 mA以上，部分端口可達(dá)到250 mA。經(jīng)實(shí)裝驗(yàn)證和用戶(hù)試用，原先的失效現(xiàn)象消除，不再出現(xiàn)異常情況。

圖8 解決方案示意圖

圖9 改版前后照片對(duì)比