郝曉鵬

（中國電子科技集團公司第五十四研究所河北 石家莊 050081）

基于SignalTapⅡ和Modelsim的聯(lián)合仿真技術

郝曉鵬

（中國電子科技集團公司第五十四研究所河北 石家莊 050081）

提出了一種應用仿真軟件modelsim和邏輯分析儀Signal Tap II聯(lián)合使用的新方法,此方法利用嵌入式邏輯分析工具SignalTapⅡ采樣真實的輸入信號，經(jīng)由TCL語言轉(zhuǎn)換為Modelsim中的激勵文件，利用Modelsim強大的仿真能力排查錯誤，解決了實際調(diào)試過程中編譯時間長和bug重現(xiàn)率低等問題。

signaltap IImodelsim聯(lián)合仿真交換矩陣

1 引言

SignalTap域嵌入式邏輯分析儀,有成本低廉和升級方便的特點,能對所有內(nèi)部信號和外部引腳信號進行探測[1]。通過對電路進行模塊化的分析,合理設置觸發(fā)條件,實現(xiàn)更有效和更準確的電路調(diào)試和排錯，M odelsim是業(yè)界最優(yōu)秀的HDL語言仿真軟件，能提供友好的仿真環(huán)境和直接優(yōu)化的編譯技術、TCL/TK技術和單一內(nèi)核仿真技術，編譯仿真速度快[2]。如果把M odelsim和SignalTap域結(jié)合起來使用，F(xiàn)PGA的調(diào)試將更加便捷。

2 SignalTap II的原理

SignalTap II嵌入邏輯分析儀集成Quartus II設計軟件中一款方便的調(diào)試工具，為設計者提供了業(yè)界領先的SOPC設計的實時可視性，能夠捕獲和顯示FPGA器件中實時信號的當前狀態(tài)，這樣開發(fā)者就可以在整個設計過程中以系統(tǒng)級的速度觀察關鍵信號的時序關系，從而保證時序的正確性。SignalTap II的采樣深度高達128 K，支持多個通道，最多可以支持10級觸發(fā)[3]。使用SignalTap II調(diào)試的流程如圖1所示.設計人員在完成初步設計并編譯工程后，建立SignalTap II(.stp)文件并加入工程、配置STP文件并交由QuartusII編譯、綜合和布局布線,此時產(chǎn)生包含有邏輯分析儀的sof文件，將此文件經(jīng)加載線纜下載到FPGA運行，在控制臺設置觸發(fā)條件，一旦設定的事件被觸發(fā),SignalTap II就立即啟動,將所有關注信號的當前狀態(tài)緩存到FPGA內(nèi)部的RAM中，然后通過JTAG接口傳送到計算機上顯示出時序的波形文件[4]。如果時序不正確，可以直觀的定位到出錯的信號。

此種方法對于一般的bug查找來說簡單迅速，但是有時候錯誤并不是很規(guī)律的出現(xiàn)，可能重復幾次都捕捉不到出錯

的信號，所以按照上述的調(diào)試流程一般會有以下幾個問題：

淤有的錯誤非常隱蔽，肉眼走查代碼并不能大致判斷出出錯的信號，可能本模塊的任何信號都可能出錯，如果故障定位不準確，漏抓了關鍵信號，還需要重新來一遍上述流程，需要重新在SignalTap里添加信號，浪費時間；

于故障定位修改代碼后還需要再次綜合和布線驗證，而且修改后的代碼極有可能還不正確，所以真正解決問題要經(jīng)過數(shù)次編譯。隨著FPGA容量的增大，F(xiàn)PGA的設計日益復雜, FPGA工程編譯一次動輒都是耗時幾十分鐘，所以傳統(tǒng)的設計調(diào)試成為一個很繁重的任務。

圖1 SignalTap II調(diào)試流程

3 具體應用

從事的某工程設計中，擬設計一大規(guī)模數(shù)據(jù)處理單元，由于考慮自主可控要求，需要自主研發(fā)的交換結(jié)構，故采用了VOQ(虛擬輸出排隊)緩存策略、Crossbar空分結(jié)構和DPA調(diào)度算法的高速交換結(jié)構的理論模型，具體方案如圖2所示。

圖2 FPGA方案框圖

設計的交換結(jié)構的輸入模塊采用了虛擬輸出隊列的緩存策略，虛擬輸出隊列實現(xiàn)的功能主要是將完成信元頭翻譯之后的數(shù)據(jù)，實現(xiàn)UTOPIA總線到N IBBLE總線格式的轉(zhuǎn)化，再將信元根據(jù)其輸出端口緩存到相應的隊列中去，并且實時地將隊列的信息送給調(diào)度模塊[5]。

對于端口數(shù)為8的Crossbar系統(tǒng)，它由8伊8個節(jié)點組成[6]，每個節(jié)點可以讓信號沿水平方向或垂直方向傳播。由于Crossbar結(jié)構沒有內(nèi)部阻塞，所以不必考慮信元爭用內(nèi)部總線的問題，大大降低了調(diào)度模塊的復雜性。但是對于N伊N的Crossbar結(jié)構，系統(tǒng)需要N伊N個交換節(jié)點，即系統(tǒng)的復雜性為N 2；對于此交換系統(tǒng)，共有64個交換節(jié)點。每個節(jié)點的功能讓數(shù)據(jù)通過或截止，以及產(chǎn)生反壓信號，這個功能有內(nèi)部控制信號stateNum實現(xiàn)。整個交換矩陣將64個節(jié)點綜合在一起，通過stateNum[63..0]信號的控制，實現(xiàn)數(shù)據(jù)流的交換。Crossbar交換矩陣模塊的輸入輸出端口與VOQ模塊的接口相連，完成交換結(jié)構的數(shù)據(jù)交換。對于核心的交換單元進行難點分析和分解，采用了多種技術融合，如零緩沖技術、反壓技術和共享虛擬內(nèi)存技術等，并使用了循環(huán)列表，隊列處理等方式來滿足帶寬和優(yōu)先級等要求，鏈表的使用在技術上使得設計很復雜。

對于此工程的調(diào)試如果采用單獨SignalTap II的調(diào)試方式，不僅上個章節(jié)分析的問題接踵而至，而且占用RAM資源很大，可監(jiān)控的信號的數(shù)量很深度都有限制。下面采用的是SignalTap II和modelsim聯(lián)合仿真的方法，主要步驟如下：

（1）在測試中發(fā)現(xiàn)問題，確定是時序問題；

（2）通過代碼走查，計數(shù)器分析等確定產(chǎn)生錯誤的模塊；

（3）利用SignalTap II周期采樣的原理，將出現(xiàn)bug時此模塊所有的輸入信號得波形保存為數(shù)據(jù)文件，如圖3所示,并將此文件轉(zhuǎn)化為Modesim測試平臺中的測試向量。具體轉(zhuǎn)化方法是使用Tcl語言，采用此方法可以將復雜多變的波形文件準確地轉(zhuǎn)化為HDL文件，雖然Tcl腳本的編寫需要一定的時間，但是此腳本也可應用于以后其他模塊的程序設計。需要注意的是，SignalTap II波形中每一個數(shù)據(jù)樣點對應于一個時鐘周期，所以，在生成測試向量時，必須產(chǎn)生對應于SignalTap II采樣時鐘的時鐘波形，用來規(guī)范測試向量的時序。這里，可以采用VHDL的w ait until(clk='1');語句，或者Verilog的@ (posedge clk);語句產(chǎn)生相應的定時等待，使每一個采樣點對應的激勵波形按照采樣時鐘順序變化；

圖3 模塊輸入激勵波形圖

（4）針對該模塊和上一步得到的Modesim測試平臺運行單元仿真測試，在仿真測試中觀察該模塊輸出，定位和解決問題。由于modelsim仿真環(huán)境可以給提供對RTL設計最佳的可控制性和可觀測性，在仿真環(huán)境中定位bug，會比通過SignalTap II多次修改信號列表和編譯節(jié)省許多時間；

（5）重新編譯并測試修改后的FPGA設計。

4 結(jié)束語

針對大規(guī)模FPGA實際開發(fā)過程中，使用單一的

SignalTap II調(diào)試工具遇到的種種問題進行了分析。提出了結(jié)合M odelSim軟件的聯(lián)合仿真調(diào)試技術，利用SignalTap II生成最真實的激勵向量和M odelSim直觀的圖形仿真技術定位問題，解決了傳統(tǒng)調(diào)試方法反復修改代碼編譯時間過長的問題，可以大大的節(jié)約開發(fā)時間，提高開發(fā)效率。

[1]LEEK B．An EfficientQuality-awareMemory Controller for Multimedia Platform SoC[J]．IEEETransactionson Circuitsand Systems for Video Technology,2005,15(5)：620-633．

[2]鄧成，張亞妮,等．嵌入式邏輯分析器在FPGA中的應用[J]．現(xiàn)代電子技術,2006(2)：5-8．

[3]潘松,黃繼業(yè)．EDA技術實用教程[M]．北京：科學出版社, 2005．

[4]郭佳佳,胡曉菁,王永良．使用SignalTapⅡ邏輯分析儀調(diào)試FPGA[J]．今日電子,2005(5)：45-47．

[5]朱衛(wèi)華,黃鄉(xiāng)佩,盧桂榮．基于FPGA的高精度數(shù)字移相低頻正弦波發(fā)生器設計[J]．微計算機信息,2005,27(7)：12-13．

[6]鄧成,張亞妮,等．嵌入式邏輯分析儀在FPGA設計中的應用[J]．現(xiàn)代電子技術,2006(2)：76-84．

Co-sim ulation Technology Based on SignalTapⅡand M odelsim

HAO Xiao-peng
(The 54th Research Institute ofCETC,Shijiazhuang Hebei050081,China)

A new co-simulation technology based on Modelsim application simulation software and SignalTapⅡlogic analyzer is proposed.This technology uses SignalTapⅡembedded logic analyzer to sample the real input signals,converts the signals into the excitation filesin Modelsim by TCL Language,and uses the strong simulation ability ofModelsim to check the bugs,which resolves the problemssuch as long compilation time and low recurrence rate ofbug,etc.in the actualdebugging process.

Signaltap II;Modelsim;co-simulation;sw itchmatrix

TP311

A

1008-1739（2014）13-46-3

定稿日期：2014-06-12