上海交通大學(xué)電子工程系 曹孝文

一種改進(jìn)型的DDR2信號(hào)設(shè)計(jì)方法

上海交通大學(xué)電子工程系 曹孝文

本文針對(duì)利用傳統(tǒng)方法設(shè)計(jì)的DDR2，其信號(hào)品質(zhì)不佳的問題，提出新的DDR2設(shè)計(jì)方案，并對(duì)設(shè)計(jì)結(jié)果進(jìn)行仿真驗(yàn)證，根據(jù)仿真后得到的眼圖，調(diào)整設(shè)計(jì)方案，得出最優(yōu)的信號(hào)輸出，從而達(dá)到改善DDR2信號(hào)完整性的目的。

DDR2；HyperLynx；仿真；信號(hào)完整性

1.引言

當(dāng)今時(shí)代，隨著時(shí)鐘頻率的提高，確定和解決信號(hào)完整性問題已越來越關(guān)鍵。有些單從邏輯角度來看正確的設(shè)計(jì)，在實(shí)際的PCB設(shè)計(jì)中，若是對(duì)高速信號(hào)處理不當(dāng)，可能會(huì)導(dǎo)致整個(gè)設(shè)計(jì)的失敗。所以，在設(shè)計(jì)伊始就要考慮信號(hào)完整性的問題。

2.仿真準(zhǔn)備本文使用Mentor

公司的HyperLynx8.1.1對(duì)DDR2進(jìn)行仿真，在完成PCB走線后，利用BoardSim對(duì)文中提出的DDR2設(shè)計(jì)方案進(jìn)行后仿驗(yàn)證。

仿真需要的信息如下：

Controller:mpc8567vtaujj(Freescale);M emory:MT47H64M16HR-3IT(Micron)時(shí)鐘頻率：266MHz仿真軟件：HyperLynx8.1.1疊層：PCB總層數(shù)16層，總厚度64mil.IBIS模型：104331880_mpc8567vtaujj_v1.ibs(controller)104332657_mt47h64m16hr-3it-h_v4.ibs(memory)

3.仿真過程

3.1 DQ信號(hào)

采用傳統(tǒng)方案設(shè)計(jì)的DDR2信號(hào)，DQ信號(hào)的品質(zhì)不佳，如圖1所示。

圖1 采用傳統(tǒng)方案設(shè)計(jì)的DQ信號(hào)波形

為了改善DQ信號(hào)的信號(hào)品質(zhì)，本文提出如下的改進(jìn)方案：采用T拓?fù)洹?2ohm串阻位于controller和memory中間、50ohm的ODT。如圖2所示。

圖2 本文中的DQ信號(hào)拓?fù)鋱D

采用本文中的方案后，DQ信號(hào)的仿真結(jié)果如圖3所示。

圖3 采用本文的設(shè)計(jì)方案后DQ信號(hào)波形

從圖3可以看出，采用本文中提出的設(shè)計(jì)方案后，DQ信號(hào)的信號(hào)品質(zhì)明顯優(yōu)于采用傳統(tǒng)方案設(shè)計(jì)的DQ信號(hào)的信號(hào)品質(zhì)。

3.2 DQS信號(hào)

采用傳統(tǒng)方案設(shè)計(jì)的DQS信號(hào)，其信號(hào)品質(zhì)不佳，如圖4所示。

圖4 采用傳統(tǒng)方案設(shè)計(jì)的DQS信號(hào)

傳統(tǒng)方案中采用的是菊花鏈拓?fù)?，其最大的問題是stub太長(zhǎng)，本文采用T型拓?fù)?，信?hào)stub明顯變短，如圖5所示。

圖5 本文中DQS信號(hào)拓?fù)鋱D

本文采取如下方案：22ohm串阻靠近c(diǎn)ontroller、T型拓?fù)洹?0ohm的ODT。信號(hào)波形如圖6所示。

圖6 采用本文中的方案后DQS信號(hào)波形

從圖4可以看出，采用本文設(shè)計(jì)的方案后，DQS信號(hào)品質(zhì)明顯優(yōu)于采用傳統(tǒng)方案設(shè)計(jì)的DQS信號(hào)的信號(hào)品質(zhì)。

3.3 Address&CMD&Ctrl信號(hào)

采用傳統(tǒng)方法設(shè)計(jì)的Address&CMD&Ctrl信號(hào)，其信號(hào)品質(zhì)不佳，如圖7所示。

圖7 傳統(tǒng)方案設(shè)計(jì)的Address&CMD&Ctrl信號(hào)的波形

本文提出如下的拓?fù)浣Y(jié)構(gòu)，如圖8所示。

圖8 本文提出的Address&CMD&Ctrl信號(hào)拓?fù)浣Y(jié)構(gòu)

基于此T型拓?fù)?，搭配三種不同阻值的上拉電阻，對(duì)比信號(hào)品質(zhì)。

圖9 三種不同阻值上拉電阻對(duì)應(yīng)信號(hào)波形

從圖9可以看出，采用本文提出的拓?fù)浣Y(jié)構(gòu)，并且搭配22ohm上拉電阻，信號(hào)品質(zhì)得到明顯改善。

4.結(jié)束語

本文針對(duì)采用傳統(tǒng)方法設(shè)計(jì)的DDR2信號(hào)，其信號(hào)品質(zhì)不佳的問題，通過改變DDR2信號(hào)的拓?fù)浣Y(jié)構(gòu)，ODT阻值，22ohm串阻的位置，上拉電阻的阻值等，來改善DDR2的信號(hào)品質(zhì)。最后，利用HyperLynx仿真軟件，對(duì)改進(jìn)的方案進(jìn)行后仿真驗(yàn)證。驗(yàn)證結(jié)果表明，本文中提出的DDR2設(shè)計(jì)方法，較之傳統(tǒng)的設(shè)計(jì)方法，確實(shí)改善了DDR2的信號(hào)品質(zhì)。

[1]邵鵬.信號(hào)/電源完整性仿真分析與實(shí)踐[M].電子工業(yè)出版社,2013,04.

[2]Geoff Lawday,David Ireland,Greg Edlund.A signal integrity engineer's companion:real-time test and measurement and design simulation.Prentice Hall.

[3]肖洪濤,董惠,張磊.基于SI仿真的高速電路設(shè)計(jì)方法[C].全國電磁兼容學(xué)術(shù)會(huì)議論文集,2006:217-220.

[4]胡海欣.高速PCB板級(jí)信號(hào)完整性問題研究[D].長(zhǎng)沙:國防科學(xué)技術(shù)大學(xué),2004.

[5]閆富寶,景少玲,張剛.高速視頻監(jiān)控系統(tǒng)中DDR2布線仿真與分析[J].電視技術(shù),2013.