李金洪

（昆明船舶設備研究試驗中心 云南 昆明650051）

水下航行體各個組件的連接主要通過電纜來實現(xiàn)。水下航行體由許多不同的功能組件構(gòu)成，組件類型眾多[1-3]，連接組件的電纜數(shù)量多，類型雜。據(jù)某型產(chǎn)品的電纜需求統(tǒng)計，一個產(chǎn)品的電纜種類就多達30多種，芯數(shù)上萬顆。在生產(chǎn)中對水下航行體電纜連通性檢測是一個非常困難的問題。傳統(tǒng)辦法是采用人工逐芯測量的辦法，效率低，且容易出錯。

目前市場中針對電纜檢測的產(chǎn)品能檢測的電纜芯數(shù)都比較小，而且主要是國外公司的產(chǎn)品居多，國內(nèi)研究較少。對芯數(shù)眾多的電纜的通斷性檢測設備研究設計，具有較大應用范圍和前景[4]。本文設計的電纜通斷性檢測設備可以對電纜芯數(shù)不大于256的電纜進行連通性檢測和識別。

1 電纜連通性檢測原理

水下航行體連接各個功能組件的電纜長度一般都不大于2 m，電纜的電阻值小于10 Ω。當電纜芯數(shù)大于15芯時，用人工測試方法容易導致錯誤。本設計主要針對芯數(shù)大于20芯以上，電纜長度小于3 m、電纜自身電阻小于50 Ω的電纜的通斷性檢測。

對于短距離小電阻的電纜通斷性檢測，可以通過在一端加一個電壓信號，然后在另一端進行狀態(tài)采集的方法實現(xiàn)。如圖1所示，假設在電纜A端加5 V的TTL信號，就可以通過檢測B端的狀態(tài)信號判斷電纜的通斷性。

圖1 電纜連通性檢測原理圖Fig.1 The schematic of Cable connectivity detection

圖1 中電纜芯之間的掃描切換通過CPLD實現(xiàn)，用數(shù)字開關(guān)的方法代替繼電器，增加掃描速度。在實際應用中，電纜一端與另一端連接關(guān)系復雜。在A端加數(shù)字電平信號，同時在B端進行狀態(tài)采樣，A端掃描信號變化后，重復采集B端的狀態(tài)。掃描結(jié)束后，對采集存儲的狀態(tài)信息進行分析處理，通過綜合邏輯判斷的方法實現(xiàn)電纜連通性的檢測。

當電纜芯數(shù)較多時，為了提高對B端狀態(tài)信息的處理速度，對電纜芯數(shù)進行分組，按16芯一組進行采集存儲。

2 連通性檢測電路設計

某型水下航行的電纜種類繁多，大部分電纜芯數(shù)都大于20，最多的達到256芯。對芯數(shù)如此多的電纜進行電信號掃描，對檢測電路提出較高的要求。

通過對電纜的特性進行分析，選擇模塊化的設計方法來實現(xiàn)電纜的通斷檢測功能。對256芯進行分組，每組128芯，用兩個子模塊來實現(xiàn)掃描任務。在電纜的另一端進行狀態(tài)采集也使用模塊化設計，按分級的方法每個模塊采樣128芯的狀態(tài)，用兩個子模塊完成電纜狀態(tài)采集。

為了對各個子模塊進行協(xié)調(diào)控制，并對檢測結(jié)果進行邏輯判斷，設計了基于FPGA的核心處理模塊，它主要負責與外部設備進行通信，控制電纜的電信號掃描方法，同時對電纜另一端的采樣信息進行收集存儲，進行信息處理。電路模塊結(jié)構(gòu)如圖2所示。

圖2 電纜通斷性檢測電路模塊結(jié)構(gòu)圖Fig.2 Diagram of cable connectivity detection module

核心模塊用FPGA來實現(xiàn)，它提供與上位機的通信接口，對上位機定制的電纜掃描任務進行分配調(diào)度，然后把掃描控制信號傳送給電路掃描子模塊1和2去執(zhí)行，同時核心模塊對電纜另一端的狀態(tài)進行采集回收，實時存儲采集狀態(tài)，為電纜的通斷邏輯判斷提供信息。

電纜檢測核心模塊FPGA的電路設計用verilog硬件編程語言實現(xiàn)，其設計方法靈活方便[5]。通過FPGA核心的功能分析設計相應的功能塊，實現(xiàn)結(jié)構(gòu)如圖3所示。

圖3 FPGA核心模塊結(jié)構(gòu)Fig.3 FPGA core module structure

電纜掃描模塊根據(jù)核心模塊給出的掃描任務提供相應的掃描信號。針對電纜芯數(shù)多達256芯的情況，掃描模塊選用CPLD來設計掃描電路。在設計中選擇Xilinx公司的CoolRunner系列XCR3256實現(xiàn)，它具有速度快，功耗低的特點[6]。采用CPLD設計掃描信號，通道切換用數(shù)字通道代替?zhèn)鹘y(tǒng)的繼電器矩陣開關(guān)，提高了通道切換速度，而且縮小了電路的體積。圖4為16芯電纜的實現(xiàn)原理圖，芯數(shù)增加通過CPLD擴展即可實現(xiàn)。

圖4 電纜掃描電路結(jié)構(gòu)圖Fig.4 Diagram of the cable scanning circuit

在掃描電路中，為了方便電纜芯數(shù)掃描范圍擴展，按16芯為最小掃描單元實現(xiàn)，最小掃描單元都設計了擴展控制信號CE，通過控制信號CE進行級聯(lián)擴展，并接收FPGA核心模塊給出的其它控制信號，實現(xiàn)掃描256芯的目標。

在電纜A端加上掃描信號后，要實時采集電纜另一端的狀態(tài)，通過對狀態(tài)數(shù)據(jù)分析來判斷電纜的通斷性。在實際應用中，對電纜的通斷性檢測只是其中一個應用方面，有的時候需要對電纜兩端的連接對應關(guān)系進行了解，要求電纜通斷檢測設備對電纜的每一根芯進行地址編碼，以方便識別連接關(guān)系。

電纜終端狀態(tài)采集電路設計也采用CPLD來實現(xiàn)。終端狀態(tài)采集電路主要由狀態(tài)采集存儲電路、狀態(tài)數(shù)據(jù)傳輸電路、電纜終端狀態(tài)輸入信號處理電路構(gòu)成。對256芯電纜的終端狀態(tài)進行采集，利用256個數(shù)字通道實現(xiàn)，同時對相應的通道進行地址編碼，方便電路識別電纜連接關(guān)系。根據(jù)電纜通斷檢測的電路系統(tǒng)設計，電纜終端采集電路模塊采集的狀態(tài)信息需要傳遞給核心電路處理模塊。為了降低硬件布線困難，狀態(tài)數(shù)據(jù)傳輸電路采用SPI總線模塊，它只需要4根信號線即可完成兩個模塊之間的數(shù)據(jù)傳輸功能。由于狀態(tài)采集電路只需要進行單向傳輸數(shù)據(jù)，只需要SPI總線的SCLK和MOSI兩根線即可。電纜終端狀態(tài)采集電路模塊電路結(jié)構(gòu)如圖5所示。

圖5 電纜終端狀態(tài)采集電路結(jié)構(gòu)Fig.5 Circuit structure of cable terminal state acquisition

3 電纜通斷性檢測軟件設計

在軟件設計中，由于電纜類型眾多，對電纜通斷檢測功能，主要目標是驗證產(chǎn)品的通斷性，電纜的連接關(guān)系有相應的技術(shù)要求保證，根據(jù)技術(shù)要求設計相應的掃描任務數(shù)據(jù)庫就實現(xiàn)。掃描任務定制比較簡單，只對有連接功能的芯進行掃描驗證就可以，簡化了掃描任務，節(jié)省了掃描時間。

在水下航行體測試過程中，如果航行體產(chǎn)品來自多家設計單位，電纜的連接關(guān)系由設計單位事先處理好，一般不會提供電纜連接對應關(guān)系詳細信息。出現(xiàn)故障后，如果沒有設計單位提供的圖紙或是詳細技術(shù)資料，對電纜的故障排查變得非常困難。設計電纜連接對應關(guān)系識別軟件，可以在沒有電纜連接設計圖紙的情況下判斷電纜的故障問題。電纜連接識別軟件首先對完好產(chǎn)品的電纜進行連接關(guān)系掃描，并把連接對應關(guān)系構(gòu)建為標準數(shù)據(jù)庫，為故障電纜檢測提供檢測標準。

在電纜通斷性檢測軟件設計過程中，對電纜的連通性質(zhì)量檢測和電纜連接關(guān)系識別都需要對電纜進行掃描任務定制，它們的大部分功能程序要求相同，通過上位機設定工作模式，然后進行具體的功能設計即可。軟件流程圖如圖6所示。

圖6 電纜通斷性檢測軟件流程圖Fig.6 Software flow chart of cable connectivity detection

4 設計驗證

電纜通斷性檢測電路設計目標是對電纜芯數(shù)不大于256芯的電纜進行通斷性快速檢測，對電纜的連接關(guān)系進行識別。通過前面的電路設計分析，進行相應的軟件仿真和硬件測試。軟件仿真主要利用ModelSim測試FPGA和CPLD數(shù)字電路設計原理的正確性。為了方便測試,按16芯的情況進行仿真測試，結(jié)果如圖7所示按，它完成了掃描信號的發(fā)送，同時對電纜終端的狀態(tài)進行采集傳輸。

圖7 電纜通斷檢測電路硬件仿真圖Fig.7 Hardware emulation of Cable connectivity detection

通過軟件仿真測試驗證了設計原理的正確性。按16芯電纜情況利用Xilinx公司的FPGA平臺xs1200e進行硬件級電纜通斷性檢測測試,測試結(jié)果見表1。測試條件如下：

表1 電纜連通性檢測數(shù)據(jù)表Tab.1 Test data of the cable connectivity detection

1)被測試電纜A的兩端芯數(shù)連接對應關(guān)系為a1對b5、b7;a3 對 b3、b8、b9;a8 對 b13;其余芯為空。

2)掃描信號加載端設為A端，加載于每根芯的信號用0或是1表示。0表示沒有加載信號，1表示加載信號。電纜狀態(tài)采集終端為B端。0表示無連接，1表示有連接。表中為了表示16根芯狀態(tài)，用長度為一個字的16進制數(shù)據(jù)表示。

從表1可知，在A端加信號0x0001,對應為a1芯加載掃描信號，在B端采集信號為0x0030,對應連接的芯為b5和b7芯，與實際連接關(guān)系符合，其它芯同理可知，結(jié)果與實際電纜連接關(guān)系一致，電路設計正確。

5 結(jié)論

結(jié)合水下航行體連接電纜的特性對電纜連通性檢測原理進行研究，設計電纜通斷性檢測電路，經(jīng)驗證方法可行，為工程設計提供了設計依據(jù)。

水下航行體的電纜種類繁多，在生產(chǎn)中對其進行通斷性檢測占用太多的時間和人力，效率低下。電纜通斷檢測系統(tǒng)可以自動檢測電纜通斷性，滿足芯數(shù)不大于256芯的電纜通斷性檢測。在實際操作中，電纜的連接關(guān)系比較復雜，需要進一步優(yōu)化電纜檢測快速掃描方法，提高系統(tǒng)的適用性。

[1]趙連恩.高性能船舶水動力原理與設計[M].哈爾濱：哈爾濱工程大學出版社,2007.

[2]徐德民.魚雷自動控制系統(tǒng)[M].2版.西安：西北工業(yè)大學出版社，2001.

[3]尹韶平,劉瑞生.魚雷總體技術(shù)[M].北京：國防工業(yè)出版社，2011.

[4]孫啟飛.電纜檢測技術(shù)的應用與提高[J].低壓電器,2010(1)：49-53.SUN Qi-fei.Application and improvement of cable inspection technology[J].Low Voltage Apparatus,2010(1):49-53.

[5]薩米爾·帕爾尼卡 (Samir Palnitkar)，Verilog HDL數(shù)字設計與綜合[M].2版.夏宇聞譯,北京：電子工業(yè)出版社，2013.

[6]王杰,王誠,謝龍漢.Xilinx FPGA/CPLD設計手冊[M].北京：人民郵電出版社，2011.