逄錦昊，吳 凱，楊 濤，蘇 濤

(西安電子科技大學(xué)雷達(dá)信號(hào)處理國(guó)家重點(diǎn)實(shí)驗(yàn)室， 西安710071)

0 引言

寬帶相控陣?yán)走_(dá)(Phased Array Radar，PAR)作為寬帶雷達(dá)和相控陣?yán)走_(dá)的結(jié)合體，滿(mǎn)足了目前高速多目標(biāo)以及高分辨等苛刻的雷達(dá)系統(tǒng)要求［1］。數(shù)字陣列雷達(dá)(Digital Array Radar，DAR)是一種數(shù)字化的PAR，其收、發(fā)均采用數(shù)字波束形成技術(shù)，具有多功能和可重構(gòu)等特點(diǎn)［2］。DAR將寬帶雷達(dá)技術(shù)應(yīng)用于各種PAR，提高了雷達(dá)目標(biāo)的距離分辨率、目標(biāo)跟蹤性能以及抗干擾能力［1］。多波束形成技術(shù)進(jìn)一步提高了DAR的檢測(cè)性能和電子反對(duì)抗能力［3］。針對(duì)寬帶DAR多波束形成對(duì)高速大容量數(shù)據(jù)傳輸以及高性能實(shí)時(shí)信號(hào)處理技術(shù)的需求，目前存在的寬帶DAR多波束形成系統(tǒng)主要基于光纖數(shù)據(jù)傳輸以及現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)高速并行運(yùn)算處理平臺(tái)［4-7］。文獻(xiàn)［7］設(shè)計(jì)的寬帶DBF系統(tǒng)可實(shí)現(xiàn)200 MHz帶寬下，4個(gè)通道合成1個(gè)波束［1］。文獻(xiàn)［7］在相同帶寬下，設(shè)計(jì)了單個(gè)寬帶數(shù)字波束形成模塊，可實(shí)現(xiàn)16通道同時(shí)合成4個(gè)波束。

本文針對(duì)PAR海量數(shù)據(jù)傳輸和計(jì)算量大的需求，提出了基于任意時(shí)延濾波器(Random Delay Filter，RDF)的寬帶數(shù)字波束形成算法，并基于該算法設(shè)計(jì)了一種高速多通道寬帶DBF。設(shè)計(jì)的DBF最大支持48通道，在200 MHz帶寬下，若使用全部通道，可同時(shí)合成3個(gè)波束;若只使用16通道，可同時(shí)合成8個(gè)波束。通過(guò)級(jí)聯(lián)和子陣劃分技術(shù)［2］，本文設(shè)計(jì)的DBF可用于線(xiàn)陣或面陣等任意形式的大型DAR。

1 基于任意時(shí)延濾波器的寬帶數(shù)字波束形成

1.1 寬帶數(shù)字波束形成系統(tǒng)結(jié)構(gòu)

寬帶DBF的關(guān)鍵是精確補(bǔ)償各個(gè)陣元通道上的信號(hào)延時(shí)［8-9］。分?jǐn)?shù)延時(shí)濾波器的引入有效地解決了寬帶數(shù)字波束形成中的時(shí)間色散問(wèn)題［1］?；诰鶆蚓€(xiàn)陣，圖1a)給出了常用的寬帶數(shù)字波束形成系統(tǒng)結(jié)構(gòu)［1，8-9］，每個(gè)陣元通道由相應(yīng)的移相器、數(shù)字延遲線(xiàn)和分?jǐn)?shù)時(shí)延濾波器組成。移相器用來(lái)消除信號(hào)載波項(xiàng)帶來(lái)的相位偏移，數(shù)字延遲線(xiàn)和分?jǐn)?shù)時(shí)延濾波器用來(lái)完成各自所需的整數(shù)和分?jǐn)?shù)倍采樣時(shí)間的延遲。本文設(shè)計(jì)的RDF可實(shí)現(xiàn)圖1a)中數(shù)字延遲線(xiàn)和分?jǐn)?shù)時(shí)延濾波器的功能。移相器只是簡(jiǎn)單的線(xiàn)性加權(quán)，對(duì)于單個(gè)通道的所有采樣點(diǎn)都相同，可以作為比例因子與RDF融合成一步完成，得到圖1b)所示的基于RDF的寬帶DBF單通道補(bǔ)償結(jié)構(gòu)。為了論述方便，下文在提及RDF時(shí)，均未包含移相器的線(xiàn)性加權(quán)。

圖1 寬帶數(shù)字形成系統(tǒng)結(jié)構(gòu)

1.2 任意時(shí)延濾波器設(shè)計(jì)

理想的RDF頻率響應(yīng)由式(1)給出，其中，ω為數(shù)字角頻率，τ為任意時(shí)延?？梢钥闯鍪?1)表示的濾波器的幅頻響應(yīng)恒為1，群延遲恒定為任意時(shí)延常數(shù)τ。

由于IIR濾波器具有設(shè)計(jì)復(fù)雜和穩(wěn)定性差的問(wèn)題［9］，本文采用FIR進(jìn)行RDF的設(shè)計(jì)。設(shè)FIR濾波器的權(quán)向量為 h=［h(0)，h(1)，…，h(N-1)］T，則其頻率響應(yīng)為

式中:e(f)=〔1，e-j2πf，…，e-j2π(N-1)f〕;f為歸一化的數(shù)字頻率。濾波器權(quán)向量的獲取，可以通過(guò)求解式(3)的最小化問(wèn)題得到。

式中:Wk為非負(fù)加權(quán)向量，可以靈活控制各頻點(diǎn)受約束的程度;0＜f＜fu為濾波器設(shè)計(jì)的頻率范圍;fu為受約束的頻率上限;Hd(f)為期望頻率響應(yīng)，對(duì)于本文RDF的設(shè)計(jì)，由式(1)表示的Hd(f)具有如下形式

在0＜f＜fu頻率范圍內(nèi)，幅頻響應(yīng)恒為1，群延遲τn是n號(hào)陣元通道相對(duì)參考陣元期望的任意時(shí)延量。式(3)中，當(dāng)norm表示‖·‖2范數(shù)時(shí)，式(4)表示最小化濾波器頻率響應(yīng)的加權(quán)均方誤差;當(dāng)norm表示‖·‖∞時(shí)，式(4)表示最小化最大濾波器頻率響應(yīng)的加權(quán)誤差，該準(zhǔn)則下設(shè)計(jì)的濾波器具有等波紋特性。同時(shí)，可以根據(jù)具體的設(shè)計(jì)要求，在該基本優(yōu)化模型中加入具體的約束，例如，可以讓期望頻點(diǎn)上的誤差范數(shù)小于某個(gè)值。借助于MATLAB的CVX工具箱，這類(lèi)凸優(yōu)化問(wèn)題容易求得全局最優(yōu)解。

若考慮載頻的影響，每個(gè)陣元通道還需要借助移相器進(jìn)行相位補(bǔ)償，對(duì)于均勻標(biāo)準(zhǔn)線(xiàn)陣，相位補(bǔ)償因子可以表示為

式中:n為陣元通道索引;d為陣元間距;θ為波束指向;Nc為陣元個(gè)數(shù)?？紤]通道均衡問(wèn)題，需要設(shè)計(jì)通道均衡濾波器［7，10］，即在每個(gè)陣元通道后接入用于消除幅相不一致的FIR濾波器。假設(shè)n號(hào)陣元后用于通道均衡的濾波器系數(shù)向量為hE，則由凸優(yōu)化問(wèn)題和相位補(bǔ)償因子可以得到最終n號(hào)陣元通道所需的濾波器系數(shù)為

式中:hRDF為由式(3)優(yōu)化得到的n號(hào)陣元通道的濾波器系數(shù);?為卷積運(yùn)算。

1.3 構(gòu)建大型DAR的子陣劃分

對(duì)于千量級(jí)陣元，考慮到成本、復(fù)雜性和尺寸等方面的因素，不可能為每個(gè)陣元都添加RDF濾波器。然而，通過(guò)子陣劃分技術(shù)，可以在保證寬帶性能的條件下，盡可能的減少所需的時(shí)域?yàn)V波器的個(gè)數(shù)［1，11-12］。

子陣劃分時(shí)，需要正確選取最大子陣尺寸L1，要求子陣的孔徑渡越時(shí)間小于雷達(dá)等效脈沖寬度的一半，即滿(mǎn)足

其中，不等式左端為子陣的孔徑渡越時(shí)間;右端τe=F/B，為雷達(dá)等效脈沖寬度，F(xiàn)為加權(quán)系數(shù)，B為雷達(dá)信號(hào)帶寬。選擇子陣時(shí)，需要根據(jù)式(7)確定最大子陣尺寸。另外，子陣的周期劃分會(huì)導(dǎo)致寬帶柵瓣［12］，為了降低柵瓣，需要采用子陣重疊等技術(shù)，使子陣的相位中心呈現(xiàn)不規(guī)則或隨機(jī)變化。

2 寬帶數(shù)字波束形成器設(shè)計(jì)

基于光纖數(shù)據(jù)傳輸和FPGA高速并行運(yùn)算平臺(tái)，本文采用高速串行接口和模塊化程序結(jié)構(gòu)，設(shè)計(jì)了基于RDF的寬帶DBF。下面將著重介紹該DBF的硬件結(jié)構(gòu)和模塊化程序設(shè)計(jì)。

2.1 數(shù)字波束形成器硬件構(gòu)成

硬件模塊采用高速串行接口和FPGA并行計(jì)算的設(shè)計(jì)思路，滿(mǎn)足寬帶數(shù)字波束形成傳輸量和計(jì)算量大的要求;同時(shí)基于VPX協(xié)議，具有易于集成和數(shù)據(jù)通信速率高的優(yōu)點(diǎn)，可適用于多種帶寬和數(shù)據(jù)率的數(shù)字波束形成系統(tǒng)。圖2給出了硬件模塊結(jié)構(gòu)圖，包含以下特點(diǎn):

(1)包含4組12通道并行光發(fā)射模塊和12通道并行光接收模塊，每個(gè)模塊通過(guò)12路GTX與FPGA1～4相連，單路GTX最高傳輸速率可達(dá)5.0 Gb/s。硬件模塊通過(guò)光纖連接外部的數(shù)字陣列單元，數(shù)字陣列單元由數(shù)字T/R組件、預(yù)處理模塊和光纖通信接口等組成。

(2)共有5片Xilinx高速FPGA。FPGA1～4采用具有很強(qiáng)的信號(hào)處理能力和高速串行互聯(lián)的SXT系列，包括1 344個(gè)DSP48E1，24.7 Mb Block RAM 和20個(gè)高速串行GTX接口。FPGA5采用具有最大高速串行互聯(lián)帶寬的HXT系列，具有48個(gè)高速串行GTX接口。FPGA之間通過(guò)GTX互聯(lián)成環(huán)形和星形結(jié)構(gòu)，星型結(jié)構(gòu)主要用于高速傳輸部分波束形成結(jié)果和權(quán)值，環(huán)型結(jié)構(gòu)主要用于高速片間傳輸。

(3)FPGA5有4路4x的SRIO和1路4x的PCIe與VPX接插件連接，前者用于板間高速傳輸波束形成結(jié)果，后者用于上位機(jī)實(shí)時(shí)更新RDF權(quán)值。同時(shí)，多個(gè)波束形成器可通過(guò)SRIO互聯(lián)實(shí)現(xiàn)更多通道的波束形成。

圖2 硬件模塊結(jié)構(gòu)圖

2.2 模塊化程序設(shè)計(jì)

FPGA程序采用模塊化設(shè)計(jì)，主要由同步模塊、波束合成模塊和高速接口模塊構(gòu)成。波束合成模塊包括任意時(shí)延模塊和最終波束合成模塊。高速接口模塊包括光纖模塊、GTX模塊、PCIe模塊和SRIO模塊。這些模塊均由FPGA硬核資源實(shí)現(xiàn)，通過(guò)使用差錯(cuò)控制編碼和硬核的差錯(cuò)控制功能，提高傳輸?shù)目煽啃浴３绦蚍譃閷?shí)際模式和自檢模式。實(shí)際模式下，輸入外部光纖的信號(hào);自檢模式下，輸入RAM中存儲(chǔ)的測(cè)試信號(hào)。自檢模式可在無(wú)雷達(dá)回波的情況下檢測(cè)系統(tǒng)是否正常工作，且在設(shè)計(jì)初期可對(duì)程序進(jìn)行行為級(jí)仿真驗(yàn)證。

同步模塊接收外部頻綜的基準(zhǔn)時(shí)鐘，根據(jù)雷達(dá)系統(tǒng)的需要，產(chǎn)生定時(shí)信號(hào)，即脈沖重復(fù)時(shí)間(PRT)和相干積累時(shí)間(CPI)，定時(shí)信號(hào)通過(guò)光纖模塊發(fā)送給數(shù)字陣列單元，數(shù)字陣列單元將雷達(dá)數(shù)據(jù)送回光纖模塊。雷達(dá)數(shù)據(jù)包括協(xié)議幀頭部分和預(yù)處理的雷達(dá)數(shù)據(jù)部分。光纖模塊在解析幀頭的協(xié)議后使用FIFO對(duì)預(yù)處理的雷達(dá)數(shù)據(jù)進(jìn)行緩存，在最后一路雷達(dá)數(shù)據(jù)到達(dá)后再進(jìn)行波束合成，實(shí)現(xiàn)各路數(shù)據(jù)同步傳輸。

圖3給出了波束合成模塊結(jié)構(gòu)圖。波束合成模塊包括4個(gè)任意延時(shí)模塊和1個(gè)最終波束合成模塊。單個(gè)任意時(shí)延模塊通過(guò)對(duì)12個(gè)通道輸入數(shù)據(jù)進(jìn)行k階FIR濾波后求和得到時(shí)延結(jié)果，時(shí)延結(jié)果在位寬控制后通過(guò)GTX模塊傳輸?shù)阶罱K波束合成模塊。最終，波束合成模塊采用FIFO緩存4路時(shí)延結(jié)果實(shí)現(xiàn)同步，通過(guò)對(duì)4路時(shí)延結(jié)果求和得到最終波束合成結(jié)果，再經(jīng)過(guò)位寬控制后通過(guò)SRIO模塊傳輸?shù)胶蠖颂幚砥鳌?/p>

圖3 波束合成模塊結(jié)構(gòu)圖

PCIe模塊采用1.0協(xié)議，通過(guò)BMD模式傳輸數(shù)據(jù)，經(jīng)測(cè)試有效傳輸帶寬可達(dá)4.8 Gb/s，當(dāng)PCIe模塊接收上位機(jī)的權(quán)值時(shí)，若FIR濾波器為40階，48個(gè)通道合成一個(gè)波束所需的32位復(fù)權(quán)值量為61.5 kb，波束掃描的加權(quán)導(dǎo)向矢量的更新最短時(shí)間約為13 μs。

2.3 寬帶數(shù)字波束形成器特點(diǎn)與性能

寬帶數(shù)字波束形成器的特點(diǎn)和性能如下:

(1)離線(xiàn)設(shè)計(jì)延時(shí)濾波器系數(shù)，具有設(shè)計(jì)靈活、精度高的特點(diǎn)。

(2)采用單個(gè)RDF實(shí)現(xiàn)各個(gè)通道延時(shí)和相位補(bǔ)償，簡(jiǎn)化系統(tǒng)結(jié)構(gòu)，節(jié)省硬件資源。

(3)最大支持48通道，200 MHz帶寬下，若使用全部通道，可同時(shí)合成3個(gè)波束;若只使用16通道，可同時(shí)合成8個(gè)波束。

(4)最大光纖傳輸帶寬為240 Gb/s，在300 MHz運(yùn)算時(shí)鐘下，定點(diǎn)處理能力可達(dá)1 785 GMACs。

(5)能夠通過(guò)PCIe接口與上位機(jī)通信，實(shí)現(xiàn)權(quán)值實(shí)時(shí)更新。

(6)采用模塊化程序結(jié)構(gòu)，利于時(shí)序約束，便于程序維護(hù)。

3 性能測(cè)試與分析

需要說(shuō)明的是，采用均勻標(biāo)準(zhǔn)線(xiàn)陣對(duì)本文設(shè)計(jì)的寬帶DBF進(jìn)行仿真測(cè)試與分析時(shí)，設(shè)計(jì)的寬帶DBF適用于線(xiàn)陣或面陣等任意形式寬帶DAR。雷達(dá)系統(tǒng)參數(shù)如表1所示，可以先計(jì)算出每個(gè)陣元通道相對(duì)于參考陣元的時(shí)間延時(shí)，從而按照式(4)構(gòu)造合成每個(gè)波束時(shí)各個(gè)陣元通道上RDF的理想頻率響應(yīng)。

表1 仿真參數(shù)

以群延遲均方誤差(Group Delay Square Error，GDSE)來(lái)衡量RDF的延時(shí)性能，給出GDSE的定義如下

借助MATLAB中的函數(shù)grpdelay表示求濾波器的群延遲，它的第一個(gè)參數(shù)表示濾波器的前向加權(quán)系數(shù)，第二個(gè)參數(shù)用于IIR濾波器表示后向反饋系數(shù)，這里設(shè)置為1。對(duì)于hRDF，需要根據(jù)式(3)的優(yōu)化結(jié)果求取濾波器的群延遲。對(duì)于hideal可由式(4)得到以下群延遲響應(yīng)

待優(yōu)化頻率范圍內(nèi)，理想濾波器的群延遲響應(yīng)為D+τn。其中，D由濾波器自身延遲引入，τn是合成某一波束時(shí)n號(hào)陣元相對(duì)于參考陣元的時(shí)間延時(shí)。

圖4為合成每個(gè)波束各個(gè)陣元通道所需的RDF的GDSE分布圖。可以看出，所有RDF在［0，0.8］的頻率區(qū)間內(nèi)GDSE均在-80 dB以下，隨著頻率的增加由-100 dB逐漸增加至-80 dB，具有較好的延時(shí)性能。

圖4 合成每個(gè)波束各個(gè)陣元通道所需RDF的GSE分布圖

利用上述設(shè)計(jì)的RDF進(jìn)行寬帶數(shù)字波束形成仿真實(shí)驗(yàn)。以合成波束相對(duì)于參考通道信號(hào)的波形均方誤差(Waveform Square Error，WSE)為標(biāo)準(zhǔn)衡量寬帶DBF性能。假設(shè)合成信號(hào)的時(shí)域形式為ysyn(t)，參考通道的時(shí)域波形為yref(t)，則定義波形的WSE為

圖5分別給出了基于MATLAB理想寬帶數(shù)字波束形成和基于本文寬帶DBF合成波束的WSE。可以看出，基于本文寬帶DBF合成波束的WSE相對(duì)于理想情況增加了不到10 dB，這歸因于量化誤差與定點(diǎn)操作中的截位和舍入誤差。

圖5 兩種寬帶DBF合成波束均方誤差

根據(jù)表1給定的雷達(dá)系統(tǒng)參數(shù)，以上仿真分析了48個(gè)陣元通道，合成3個(gè)波束時(shí)合成波束的性能。表2給出該模式下本文設(shè)計(jì)的寬帶DBF中FPGA1～4每個(gè)芯片內(nèi)關(guān)鍵資源的利用情況。同時(shí)，給出了本文設(shè)計(jì)的寬帶DBF在16個(gè)通道下同時(shí)合成8個(gè)波束時(shí)，F(xiàn)PGA1～4芯片內(nèi)關(guān)鍵資源的利用情況。

表2 FPGA關(guān)鍵資源的利用

4 結(jié)束語(yǔ)

本文提出了基于任意時(shí)延濾波器的寬帶數(shù)字波束形成算法，設(shè)計(jì)實(shí)現(xiàn)了一種高速多通道寬帶數(shù)字波束形成器。仿真結(jié)果表明:本文設(shè)計(jì)的RDF具有較高的延時(shí)精度，將其應(yīng)用于寬帶DBF，經(jīng)實(shí)測(cè)驗(yàn)證，最終合成波束的波形誤差相對(duì)于理想情況增大了僅不到10 dB，整體誤差不超過(guò)-168 dB。本文寬帶數(shù)字波束形成器設(shè)計(jì)時(shí)，F(xiàn)PGA內(nèi)關(guān)鍵資源都留有一定的裕量，為進(jìn)一步級(jí)聯(lián)通道均衡濾波器提供了條件。

本文初步探索了寬帶數(shù)字波束形成器的硬件實(shí)現(xiàn)，但在工程化運(yùn)用中還存在其他問(wèn)題，如各路數(shù)據(jù)的采樣時(shí)間點(diǎn)對(duì)齊問(wèn)題等，這將作為筆者下一步的重點(diǎn)研究工作。

［1］王德純.寬帶相控陣?yán)走_(dá)［M］.北京:國(guó)防工業(yè)出版社，2010.Wang Dechun.Wideband phased array radar［M］.Beijing:National Defense Industry Press，2010.

［2］吳曼青.數(shù)字陣列雷達(dá)及其進(jìn)展［J］.中國(guó)電子科學(xué)研究院學(xué)報(bào)，2006，1(1):11-16.Wu Manqing.The development of digital array radar［J］.Journal of CAEIT，2006，1(1):11-16.

［3］張光義.多波束形成技術(shù)在相控陣?yán)走_(dá)中的應(yīng)用［J］.現(xiàn)代雷達(dá)，2007，29(8):1-6.Zhang Guangyi.Application of multi-beam formation technologies in phased array radar［J］.Modern Radar，2007，29(8):1-6.

［4］Nuteson T W，Stocker J E，Clark J S，et al.Performance characterization ofFPGA techniquesforcalibration and beamforming in smart antenna applications［J］.IEEE Transactions on Microwave Theory and Techniques，2002，50(12):3043-3051.

［5］程 偉，左繼章，許悅雷.數(shù)字波束形成器的FPGA實(shí)現(xiàn)［J］.現(xiàn)代雷達(dá)，2003，25(5):34-39.Cheng Wei，Zuo Jizhang，Xu Yuelei.FPGA implementations of digital beamformer［J］.Modern Radar，2003，25(5):34-39.

［6］Cheung C，Shah R，Parker M.Time delay digital beamforming for wideband pulsed radar implementation［J］.IEEE International Symposium on Phased Array Systems&Technology，2013，15(18):448-455.

［7］王 峰，李 婧，劉 俊，等.寬帶數(shù)字陣列雷達(dá)數(shù)字波束形成系統(tǒng)研究［J］.雷達(dá)學(xué)報(bào)，2013，2(3):312-318.Wang Feng，Li Jing，Liu Jun，et al.System realization of broadband digital beam forming for digital array radar［J］.Journal of Radars，2013，2(3):312-318.

［8］劉張林.基于分?jǐn)?shù)時(shí)延的寬帶數(shù)字波束形成技術(shù)［J］.現(xiàn)代電子技術(shù)，2013，36(5):24-26.Liu Zhanglin.Wideband digital array beamforming technology based on fractional delay［J］.Modern Electronics Technique，2013，36(5):24-26.

［9］陳舒敏，欒鑄征，林 晨.基于全通型分?jǐn)?shù)時(shí)延濾波器的數(shù)字陣列寬帶波束形成［J］.艦船電子對(duì)抗，2013，36(2):39-43.Chen Shumin，Luan Zhuzheng，Lin Chen.Digital array wideband beam forming based on fractional time delay allpass filter［J］.Shipboard Electronic Countermeasure，2013，36(2):39-43.

［10］傅有光，唐 緯，張 倩.通道間幅相差異對(duì)旁瓣相消性能的影響與解決方法［J］.現(xiàn)代雷達(dá)，2000，22(6):50-55.Fu Youguang，Tang Wei，Zhang Qian.Influence of difference of amplitude and phase between channels to SLC performance and its solution method［J］.Modern Radar，2000，22(6):50-55.

［11］曹運(yùn)合，齊飛林，劉 錚.寬帶相控陣子陣劃分及自適應(yīng)干擾對(duì)消技術(shù)［J］.中國(guó)電子科學(xué)研究院學(xué)報(bào)，2010，5(4):337-343.Cao Yunhe，Qi Feilin，Liu Zheng.Wideband phased array sub-array partition and adaptive interference cancellation technique［J］.Journal of CAEIT，2010，5(4):337-343.

［12］程乃平，潘點(diǎn)飛.大型陣列天線(xiàn)子陣劃分及柵瓣抑制［J］.信號(hào)處理，2014，30(5):535-543.Cheng Naiping，Pan Dianfei.Subarray partition method and grating lobe suppression for large array antenna［J］.Journal of Signal Processing，2014，30(5):535-543.